公开(公告)号：CN117956788A

公开(公告)日：2024-04-30

申请号：CN202311341902.7

申请日：2023-10-16

Applicant: 三星电子株式会社

Inventor： 朴志晧

IPC: H10B12/00

Abstract: 提供了一种半导体存储器装置，所述半导体存储器装置包括：基底，包括单元区域和在单元区域周围的连接区域；单元有源区域，由单元区域中的单元元件隔离层限定；连接元件隔离层，在连接区域中；字线结构，在第一水平方向上延伸；以及虚设有源区域，设置在单元元件隔离层与连接元件隔离层之间。字线结构包括栅电极和栅极覆盖层。栅电极包括在第一水平方向上不与栅极覆盖层叠置的第一部分以及在第一水平方向上与栅极覆盖层叠置的第二部分。第二部分在竖直方向上与虚设有源区域叠置。

公开(公告)号：CN118870813A

公开(公告)日：2024-10-29

申请号：CN202410422465.X

申请日：2024-04-09

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  金俊秀 ,  朴志晧 ,  李基硕 ,  李明东 ,  李昊相

IPC: H10B12/00

Abstract: 提供了半导体存储器件。所述半导体存储器件可以包括：衬底；元件隔离图案，所述元件隔离图案在所述衬底中限定有源区域；第一导电图案，所述第一导电图案位于所述衬底和所述元件隔离图案上，并且在第一方向上延伸，其中，所述第一导电图案连接到所述有源区域的第一部分；电容器结构，所述电容器结构位于所述衬底和所述元件隔离图案上，并且连接到所述有源区域的第二部分；栅极沟槽，所述栅极沟槽被限定在所述衬底和所述元件隔离图案中并且在第二方向上延伸，其中，所述栅极沟槽在所述有源区域中的部分的第一沟槽宽度大于所述栅极沟槽在所述元件隔离图案中的部分的第二沟槽宽度。

公开(公告)号：CN117641890A

公开(公告)日：2024-03-01

申请号：CN202310920152.2

申请日：2023-07-25

Applicant: 三星电子株式会社

Inventor： 金荣祐 ,  朴容汉 ,  朴志晧 ,  成金重 ,  韩昇煜

IPC: H10B12/00

Abstract: 一种制造集成电路器件的方法，包括：制备具有有源区和场区的半导体衬底；在所述半导体衬底上顺序地形成下绝缘层、掩埋层、第一牺牲层、第二牺牲层和第三牺牲层；去除所述第三牺牲层的一部分以形成第一牺牲图案；去除所述第二牺牲层的一部分和所述第一牺牲图案以形成第二牺牲图案；去除所述第一牺牲层的一部分和所述第二牺牲图案以形成第三牺牲图案；去除所述掩埋层的一部分和所述第三牺牲图案以形成掩埋图案；以及通过使用所述掩埋图案作为蚀刻掩模来去除所述下绝缘层的一部分和所述半导体衬底的一部分以形成字线沟槽。