-
Patent Agency Ranking
公开(公告)号：CN110473870B
公开(公告)日：2025-02-11
申请号：CN201910183620.6
申请日：2019-03-12
Applicant: 三星电子株式会社
Abstract: 本公开提供了一种半导体存储器装置以及一种操作半导体存储器装置的方法。所述半导体存储器装置包括存储器单元阵列和地址解码器。存储器单元阵列包括多个存储器块，所述多个存储器块中的每一个包括结合至字线和位线的多个动态存储器单元，所述多个存储器块中的每一个通过行地址的行块等同比特被划分为多个行块，并且行块中的每一个包括在第一方向上排列的多个子阵列块。地址解码器基于通过写命令或读命令接收的列地址改变存储或输出数据的存储器单元的物理行地址。
-
公开(公告)号：CN110389851A
公开(公告)日：2019-10-29
申请号：CN201910317233.7
申请日：2019-04-19
Applicant: 三星电子株式会社
Abstract: 一种存储器设备包括：第一存储体和第二存储体；控制逻辑，被配置为接收命令并控制存储器设备的内部操作；以及错误校正码(ECC)电路，被配置为：基于来自控制逻辑的锁存控制信号，在锁存电路中保留响应于针对第一存储体的第一屏蔽写入(MWR)命令从第一存储体读取的第一读取数据；响应于从控制逻辑接收的第一写入控制信号，从其中保留在锁存电路中的第一读取数据与对应于第一MWR命令的第一写入数据合并的数据生成第一奇偶性；基于锁存控制信号控制ECC操作以在锁存电路中保留从第二存储体读取的第二读取数据。
-
公开(公告)号：CN114203229A
公开(公告)日：2022-03-18
申请号：CN202111025401.9
申请日：2021-09-02
Applicant: 三星电子株式会社
IPC: G11C11/4074
Abstract: 一种存储器装置包括：第一电路；第二电路；以及自适应体偏压产生器，其被配置为接收频率检测信息或者温度检测信息，以响应于所述频率检测信息或者所述温度检测信息将第一正体偏压或者第一反体偏压施加至所述第一电路，并且响应于所述频率检测信息或者所述温度检测信息将第二正体偏压或者第二反体偏压施加至所述第二电路。
-
公开(公告)号：CN110389851B
公开(公告)日：2024-11-01
申请号：CN201910317233.7
申请日：2019-04-19
Applicant: 三星电子株式会社
Abstract: 一种存储器设备包括：第一存储体和第二存储体；控制逻辑，被配置为接收命令并控制存储器设备的内部操作；以及错误校正码(ECC)电路，被配置为：基于来自控制逻辑的锁存控制信号，在锁存电路中保留响应于针对第一存储体的第一屏蔽写入(MWR)命令从第一存储体读取的第一读取数据；响应于从控制逻辑接收的第一写入控制信号，从其中保留在锁存电路中的第一读取数据与对应于第一MWR命令的第一写入数据合并的数据生成第一奇偶性；基于锁存控制信号控制ECC操作以在锁存电路中保留从第二存储体读取的第二读取数据。
-
公开(公告)号：CN110473870A
公开(公告)日：2019-11-19
申请号：CN201910183620.6
申请日：2019-03-12
Applicant: 三星电子株式会社
IPC: H01L27/07 , H01L21/8234
Abstract: 本公开提供了一种半导体存储器装置以及一种操作半导体存储器装置的方法。所述半导体存储器装置包括存储器单元阵列和地址解码器。存储器单元阵列包括多个存储器块，所述多个存储器块中的每一个包括结合至字线和位线的多个动态存储器单元，所述多个存储器块中的每一个通过行地址的行块等同比特被划分为多个行块，并且行块中的每一个包括在第一方向上排列的多个子阵列块。地址解码器基于通过写命令或读命令接收的列地址改变存储或输出数据的存储器单元的物理行地址。
-
-
-
-
Search Results
5
records
(took 0.019 seconds)
