公开(公告)号：CN114388507A

公开(公告)日：2022-04-22

申请号：CN202111216535.9

申请日：2021-10-19

Applicant: 三星电子株式会社

Inventor： 张锡和 ,  金冈昱 ,  鲁贤硕 ,  朴容臣 ,  宣潒珪 ,  李善英 ,  李昭享 ,  李泓浚 ,  郑湖璇 ,  陈姃玟 ,  崔贞姬 ,  崔秦瑞 ,  洪世罗

IPC: H01L27/108

Abstract: 一种制造半导体装置的方法包括：形成包括多个晶体管的下部结构；在下部结构上形成导电层；在导电层上形成第一初步焊盘掩模图案和布线掩模图案；在保护布线掩模图案的同时，通过图案化第一初步焊盘掩模图案来形成焊盘掩模图案；以及使用焊盘掩模图案和布线掩模图案作为蚀刻掩模来蚀刻导电层，以形成焊盘图案和布线图案。

公开(公告)号：CN113066793A

公开(公告)日：2021-07-02

申请号：CN202011208051.5

申请日：2020-11-03

Applicant: 三星电子株式会社

Inventor： 金芝希 ,  朴容臣 ,  尹铉喆 ,  金中熙 ,  黄晶铉

IPC: H01L27/108 ,  H01L29/06

Abstract: 提供了一种半导体装置，所述半导体装置包括：位线结构，设置在基底上，每个位线结构包括位线和绝缘盖线；掩埋接触件，填充位线结构之间的空间的下部分；以及接合垫，填充所述空间的上部分，从掩埋接触件的上表面延伸到位线结构的上表面，并且通过绝缘结构彼此间隔开。第一绝缘结构设置在第一接合垫与第一位线结构之间。第一绝缘结构包括沿着第一接合垫的侧壁朝向基底延伸的侧壁。在朝向基底延伸的方向上，第一绝缘结构的侧壁变得更靠近第一位线结构的第一侧壁。

公开(公告)号：CN110047737B

公开(公告)日：2024-03-12

申请号：CN201910025952.1

申请日：2019-01-11

Applicant: 三星电子株式会社

Inventor： 尹铉喆 ,  朴容臣 ,  金中熙 ,  金芝希 ,  申东准 ,  尹国汉 ,  崔泰燮 ,  黄晶铉

IPC: H01L21/027 ,  H01L21/308 ,  G03F7/42

Abstract: 公开了一种制造半导体器件的方法。该方法包括：在衬底上堆叠蚀刻目标层、第一掩模层、下层和光致抗蚀剂层；对光致抗蚀剂层照射极紫外(EUV)辐射，以形成光致抗蚀剂图案；以及在使用第一掩模层作为蚀刻停止层的同时，对光致抗蚀剂图案执行氮气等离子体处理，所述执行持续直到暴露第一掩模层的顶表面。在所述执行期间，下层被蚀刻以在光致抗蚀剂图案之下形成下图案。

公开(公告)号：CN112599415A

公开(公告)日：2021-04-02

申请号：CN202010878009.8

申请日：2020-08-27

Applicant: 三星电子株式会社

Inventor： 尹铉喆 ,  郭旻哲 ,  金中熙 ,  金芝希 ,  朴容臣 ,  黄晶铉

IPC: H01L21/308 ,  H01L21/027 ,  H01L23/544 ,  G03F7/20

Abstract: 为了制造集成电路装置，在衬底上在用于形成多个芯片的第一区中和围绕第一区的第二区中形成特征层。特征层在第二区中具有台阶差部分。在特征层上，形成包括彼此堆叠的多个硬掩模层的硬掩模结构。在第一区和第二区中，形成覆盖硬掩模结构的保护层。在保护层上，形成光致抗蚀剂层。通过利用第二区中的台阶差部分作为对准标记将第一区中的光致抗蚀剂层曝光和显影来形成光致抗蚀剂图案。

公开(公告)号：CN110047737A

公开(公告)日：2019-07-23

申请号：CN201910025952.1

申请日：2019-01-11

Applicant: 三星电子株式会社

Inventor： 尹铉喆 ,  朴容臣 ,  金中熙 ,  金芝希 ,  申东准 ,  尹国汉 ,  崔泰燮 ,  黄晶铉

IPC: H01L21/027 ,  H01L21/308 ,  G03F7/42

Abstract: 公开了一种制造半导体器件的方法。该方法包括：在衬底上堆叠蚀刻目标层、第一掩模层、下层和光致抗蚀剂层；对光致抗蚀剂层照射极紫外(EUV)辐射，以形成光致抗蚀剂图案；以及在使用第一掩模层作为蚀刻停止层的同时，对光致抗蚀剂图案执行氮气等离子体处理，所述执行持续直到暴露第一掩模层的顶表面。在所述执行期间，下层被蚀刻以在光致抗蚀剂图案之下形成下图案。