公开(公告)号：CN112838096A

公开(公告)日：2021-05-25

申请号：CN202011308644.9

申请日：2020-11-20

Applicant: 三星电子株式会社

Inventor： 张起硕 ,  黄昌善 ,  闵忠基 ,  徐基银 ,  林钟欣

IPC: H01L27/11582 ,  H01L27/11573

Abstract: 本发明涉及三维半导体存储器件及其制造方法。该三维半导体存储器件可以被提供，其包括：在第一基板上的外围电路结构，该外围电路结构包括外围电路；在外围电路结构上的第二基板；在第二基板上的电极结构，该电极结构包括堆叠在第二基板上的多个电极；以及穿透电极结构和第二基板的穿透互连结构。该穿透互连结构可以包括下绝缘图案、在下绝缘图案上的模制图案结构、在下绝缘图案与模制图案结构之间的保护图案、以及穿透插塞。该穿透插塞可以穿透模制图案结构和下绝缘图案，并且可以连接到外围电路结构。该保护图案可以处于比电极中的最下面一个的水平低的水平处。

公开(公告)号：CN113990879A

公开(公告)日：2022-01-28

申请号：CN202110570456.1

申请日：2021-05-25

Applicant: 三星电子株式会社

Inventor： 黄昌善 ,  金己焕 ,  石韩率 ,  林钟欣 ,  张起硕

IPC: H01L27/11563 ,  H01L27/11578 ,  H01L27/1157

Abstract: 公开了一种集成电路装置。所述集成电路装置包括位于基底上的非易失性存储器单元的垂直堆叠件，该垂直堆叠件被构造为存储器单元的垂直NAND串。非易失性存储器单元的这种垂直堆叠件包括通过对应的电绝缘层彼此间隔开的多个栅极图案。虚设模制结构也设置在基底上。虚设模制结构包括具有通过对应的电绝缘层彼此间隔开的牺牲层的垂直堆叠件。设置了绝缘图案，绝缘图案填充具有牺牲层的垂直堆叠件中的牺牲层中的第一牺牲层的凹陷形状的凹进。该绝缘图案具有与所述牺牲层中的第一牺牲层的上表面共面的上表面。