公开(公告)号：CN119031705A

公开(公告)日：2024-11-26

申请号：CN202410197691.2

申请日：2024-02-22

Applicant: 三星电子株式会社

Inventor： 宣潒珪 ,  崔高鹭 ,  金孝燮 ,  安濬爀 ,  车银京 ,  崔东珉 ,  崔相炫

IPC: H10B12/00

Abstract: 一种半导体存储器件包括：衬底，包括单元阵列区域和位于单元阵列区域附近的核心区域，单元阵列区域包括暴露有源区的直接接触孔；掩埋接触部，在单元阵列区域中，掩埋接触部连接到存储元件；直接接触部，在单元阵列区域中，该直接接触部包括上层和下层，上层包括金属，并且下层在直接接触孔中与有源区直接接触并且包括该金属的硅化物；位线，与直接接触部的上层接触；以及字线，与位线交叉。

公开(公告)号：CN118119179A

公开(公告)日：2024-05-31

申请号：CN202311501788.X

申请日：2023-11-13

Applicant: 三星电子株式会社

Inventor： 宣潒珪 ,  金铉用 ,  金泫中 ,  朴准喜 ,  禹奎媛 ,  吴智媛 ,  崔允荣

IPC: H10B12/00

Abstract: 本公开涉及一种半导体器件及其制造方法。该半导体器件包括：基板，包括元件分隔膜、由元件分隔膜限定并在第一方向上布置的有源区、以及与有源区和元件分隔膜交叉设置的沟槽；位线接触，位于沟槽内并且连接到有源区；位线结构，通过位线接触连接到基板并在不同于第一方向的第二方向上延伸跨过有源区；以及第一接触间隔物、第二接触间隔物和第三接触间隔物，在沟槽内并在位线接触周围，第一接触间隔物在沟槽内是连续的，第二接触间隔物和第三接触间隔物中的每个在沟槽内被分隔成至少两个分立的部分。

公开(公告)号：CN118829203A

公开(公告)日：2024-10-22

申请号：CN202311592765.4

申请日：2023-11-27

Applicant: 三星电子株式会社

Inventor： 崔东珉 ,  金孝燮 ,  宣潒珪 ,  安濬爀 ,  崔宰福

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/00 ,  H10B63/10

Abstract: 一种半导体器件可以包括：衬底，所述衬底包括在第一方向上彼此相邻的单元块区域和外围区域；有源图案，所述有源图案位于所述单元块区域上；位线，所述位线设置在所述有源图案上并且在所述第一方向上延伸；第一绝缘结构，所述第一绝缘结构与所述位线接触；以及接触插塞，所述接触插塞电连接到所述位线。所述位线可以包括第一弯曲部分、连接到所述第一弯曲部分的第一直线部分、以及连接到所述第一弯曲部分的第一中介部分。所述接触插塞可以与所述第一弯曲部分交叠。

公开(公告)号：CN117615571A

公开(公告)日：2024-02-27

申请号：CN202310884458.7

申请日：2023-07-18

Applicant: 三星电子株式会社

Inventor： 崔祐荣 ,  金熙中 ,  成祉勋 ,  崔佳银 ,  宣潒珪

IPC: H10B12/00

Abstract: 提供一种半导体存储器件，包括：有源区，在单元隔离层中延伸，其中，有源区包括第一区域和第二区域；位线，与有源区相交；在衬底与位线之间的位线接触部，其中，位线接触部电连接到第一区域；位线间隔物，在位线和位线接触部的侧表面上；在位线间隔物的横向侧上的节点焊盘，其中，节点焊盘电连接到第二区域；存储接触部，在节点焊盘上和位线间隔物的侧表面上，其中，存储接触部包括具有第一宽度的第一部分和具有第二宽度的第二部分，第二宽度不同于第一宽度。

公开(公告)号：CN114388507A

公开(公告)日：2022-04-22

申请号：CN202111216535.9

申请日：2021-10-19

Applicant: 三星电子株式会社

Inventor： 张锡和 ,  金冈昱 ,  鲁贤硕 ,  朴容臣 ,  宣潒珪 ,  李善英 ,  李昭享 ,  李泓浚 ,  郑湖璇 ,  陈姃玟 ,  崔贞姬 ,  崔秦瑞 ,  洪世罗

IPC: H01L27/108

Abstract: 一种制造半导体装置的方法包括：形成包括多个晶体管的下部结构；在下部结构上形成导电层；在导电层上形成第一初步焊盘掩模图案和布线掩模图案；在保护布线掩模图案的同时，通过图案化第一初步焊盘掩模图案来形成焊盘掩模图案；以及使用焊盘掩模图案和布线掩模图案作为蚀刻掩模来蚀刻导电层，以形成焊盘图案和布线图案。