专利检索 ap:("Ock Chul SHIN" OR "Yeong Cheol Rhee" OR "Byung Koan Kim") AND inv:"Byung Koan Kim" 第 1 页

1.

发明授权
Timing controller capable of removing surge signal and display apparatus including the same 有权
标题翻译：具有去除浪涌信号的定时控制器和包括其的显示装置

公开(公告)号：US08711076B2

公开(公告)日：2014-04-29

申请号：US12574198

申请日：2009-10-06

申请人： Ock Chul Shin , Yeong Cheol Rhee , Byung Koan Kim

发明人： Ock Chul Shin , Yeong Cheol Rhee , Byung Koan Kim

IPC分类号： G09G3/36

CPC分类号： G09G5/006

摘要： A timing controller includes a first stage removing a first surge signal generated during a first logic level period of a data enable signal, and a second stage receiving the data enable signal generated by the first stage and removing a second surge signal generated during a second logic level period of the received data enable signal.

摘要翻译： 定时控制器包括：第一级去除在数据使能信号的第一逻辑电平周期期间产生的第一浪涌信号;以及第二级，接收由第一级产生的数据使能信号，并去除在第二逻辑期间产生的第二浪涌信号接收数据使能信号的电平周期。

2.

发明申请
TIMING CONTROLLER CAPABLE OF REMOVING SURGE SIGNAL AND DISPLAY APPARATUS INCLUDING THE SAME 有权
标题翻译：可移除显示信号的定时控制器和包括其的显示设备

公开(公告)号：US20100085368A1

公开(公告)日：2010-04-08

申请号：US12574198

申请日：2009-10-06

申请人： Ock Chul SHIN , Yeong Cheol Rhee , Byung Koan Kim

发明人： Ock Chul SHIN , Yeong Cheol Rhee , Byung Koan Kim

IPC分类号： G06F13/372 , G09G3/36

CPC分类号： G09G5/006

摘要： A timing controller includes a first stage removing a first surge signal generated during a first logic level period of a data enable signal, and a second stage receiving the data enable signal generated by the first stage and removing a second surge signal generated during a second logic level period of the received data enable signal.

摘要翻译： 定时控制器包括：第一级去除在数据使能信号的第一逻辑电平周期期间产生的第一浪涌信号;以及第二级，接收由第一级产生的数据使能信号，并去除在第二逻辑期间产生的第二浪涌信号接收数据使能信号的电平周期。