公开(公告)号：US08356221B2

公开(公告)日：2013-01-15

申请号：US12861991

申请日：2010-08-24

申请人： Mark T. Kuo ,  Michael Howard ,  Daniel C. Murray

发明人： Mark T. Kuo ,  Michael Howard ,  Daniel C. Murray

IPC分类号： G01R31/28

CPC分类号： G01R31/31858 ,  G01R31/318544 ,  G11C29/32

摘要： A method and apparatus for conducting transition testing using scan elements are disclosed. In one embodiment, an integrated circuit (IC) includes a scan chain having first and second subsets of scannable flops, the first subset having respective data inputs coupled to a memory array. The scannable flops of the second subset may each have a respective data input coupled to circuitry other than the memory array (e.g., to a logic circuit). The scannable flops of the first subset may be enabled for scan shifting during a transition test mode. The scannable flops of the second subset are inhibited from scanning during the transition test mode. The transition test mode may include at least two functional clock cycles in which the scannable flops of the first subset provide complementary first and second logic values to logic circuits coupled to respective data outputs.

摘要翻译： 公开了一种使用扫描元件进行转换测试的方法和装置。 在一个实施例中，集成电路（IC）包括具有可扫描触发器的第一和第二子集的扫描链，第一子集具有耦合到存储器阵列的相应数据输入。 第二子集的可扫描触发器可以各自具有耦合到除了​​存储器阵列之外的电路（例如，到逻辑电路）的相应数据输入。 在转换测试模式期间，可以启用第一子集的可扫描的触发器用于扫描移位。 在转换测试模式期间禁止第二子集的可扫描触发器扫描。 转换测试模式可以包括至少两个功能时钟周期，其中第一子集的可扫描触发器为耦合到相应数据输出的逻辑电路提供互补的第一和第二逻辑值。

公开(公告)号：US20120054568A1

公开(公告)日：2012-03-01

申请号：US12861991

申请日：2010-08-24

申请人： Mark T. Kuo ,  Michael Howard ,  Daniel C. Murray

发明人： Mark T. Kuo ,  Michael Howard ,  Daniel C. Murray

IPC分类号： G01R31/3177 ,  G01R31/26 ,  G06F11/25

CPC分类号： G01R31/31858 ,  G01R31/318544 ,  G11C29/32

摘要： A method and apparatus for conducting transition testing using scan elements are disclosed. In one embodiment, an integrated circuit (IC) includes a scan chain having first and second subsets of scannable flops, the first subset having respective data inputs coupled to a memory array. The scannable flops of the second subset may each have a respective data input coupled to circuitry other than the memory array (e.g., to a logic circuit). The scannable flops of the first subset may be enabled for scan shifting during a transition test mode. The scannable flops of the second subset are inhibited from scanning during the transition test mode. The transition test mode may include at least two functional clock cycles in which the scannable flops of the first subset provide complementary first and second logic values to logic circuits coupled to respective data outputs.

摘要翻译： 公开了一种使用扫描元件进行转换测试的方法和装置。 在一个实施例中，集成电路（IC）包括具有可扫描触发器的第一和第二子集的扫描链，第一子集具有耦合到存储器阵列的相应数据输入。 第二子集的可扫描触发器可以各自具有耦合到除了​​存储器阵列之外的电路（例如，到逻辑电路）的相应数据输入。 在转换测试模式期间，可以启用第一子集的可扫描的触发器用于扫描移位。 在转换测试模式期间禁止第二子集的可扫描触发器扫描。 转换测试模式可以包括至少两个功能时钟周期，其中第一子集的可扫描触发器为耦合到相应数据输出的逻辑电路提供互补的第一和第二逻辑值。