公开(公告)号：US07334065B1

公开(公告)日：2008-02-19

申请号：US10158818

申请日：2002-05-30

申请人： Kenneth M. Rose ,  Jatin Batra

发明人： Kenneth M. Rose ,  Jatin Batra

IPC分类号： G06F13/12 ,  G06F3/00 ,  G06F13/00 ,  G06F13/40 ,  H04L12/50 ,  H04L12/28

CPC分类号： H04L49/40 ,  G06F13/385 ,  G06F13/4022

摘要： Disclosed is a method and circuit for synchronizing dual data buses. In one embodiment, the method includes a receiving circuit receiving first and second streams of multibit data portions transmitted via first and second parallel data buses, respectively, coupled thereto. The receiving circuit compares first-stream multibit data portions with a first predefined multibit data portion to identify a first-stream multibit data portion that matches the first predefined multibit data portion. The receiving circuit stores into a first FIFO, all first-stream multibit data portions that follow the identified first-stream multibit data portion. The receiving circuit also compares second-stream multibit data portions with a second predefined multibit data portion to identify a second-stream multibit data portion that matches the second predefined multibit data portion. The receiving circuit stores into a second FIFO, all second-stream multibit data portions that follow the identified second-stream multibit data portion.

摘要翻译： 公开了一种用于同步双数据总线的方法和电路。 在一个实施例中，该方法包括接收分别经由耦合到其的第一和第二并行数据总线传输的多位数据部分的第一和第二数据流的接收电路。 接收电路将第一流多位数据部分与第一预定义多位数据部分进行比较，以识别与第一预定义多位数据部分匹配的第一流多位数据部分。 接收电路存储到第一FIFO中，跟随所识别的第一流多位数据部分的所有第一流多位数据部分。 接收电路还将第二流多位数据部分与第二预定义多位数据部分进行比较，以识别与第二预定义多位数据部分匹配的第二流多位数据部分。 接收电路存储到第二FIFO中，跟随识别的第二流多位数据部分的所有第二流多位数据部分。

公开(公告)号：US08145787B1

公开(公告)日：2012-03-27

申请号：US09978475

申请日：2001-10-16

申请人： Kenneth Rose ,  Mick Jacobs ,  Jatin Batra

发明人： Kenneth Rose ,  Mick Jacobs ,  Jatin Batra

IPC分类号： G06F15/16

CPC分类号： H04L49/9063 ,  H04L49/505 ,  H04L49/90 ,  H04L49/9084

摘要： Disclosed is a method and apparatus for adapting bandwidth utilization over fabric links. In one embodiment of the method, a transmitting device transmits data at a first non-zero rate to a memory for storage therein during a first period of time. The transmitting device then transmits data at a second non-zero rate to the memory for storage therein during a second period of time. The second period of time is subsequent to the first period of time, and the second non-zero rate is greater than or less than the first non-zero rate. This method may find application in switching network where the transmitting device is contained in a switching fabric, the memory is a FIFO buffer contained in a line card coupled to the switching fabric via a data link, and where the transmitter transmits data via the data link to the FIFO buffer for storage therein.

摘要翻译： 公开了一种用于使带宽利用率适应于Fabric链路的方法和装置。 在该方法的一个实施例中，发送设备以第一非零速率将数据发送到存储器，以在第一时间段内存储。 发送装置然后以第二非零速率将数据发送到存储器，以在第二时间段内存储。 第二时间段在第一时间段之后，第二非零率大于或小于第一非零速率。 该方法可以在交换网络中发现应用，其中发送设备包含在交换结构中，存储器是包含在经由数据链路耦合到交换结构的线路卡中的FIFO缓冲器，并且其中发送器经由数据链路发送数据 到FIFO缓冲器中存储。