公开(公告)号：US20110248966A1

公开(公告)日：2011-10-13

申请号：US12889793

申请日：2010-09-24

申请人： Ik-Huyn AHN ,  Woo-Chul Kim ,  Byung-Koan Kim

发明人： Ik-Huyn AHN ,  Woo-Chul Kim ,  Byung-Koan Kim

IPC分类号： G09G5/00 ,  G09G3/36

CPC分类号： G09G3/3611 ,  G09G3/20 ,  G09G2360/126 ,  G09G2360/18

摘要： A liquid crystal display includes a display unit displaying an image in response to a driving signal, a driving unit outputting the driving signal to the display unit in response to a plurality of control signal, and a controller outputting the plurality of control signals and image data. The controller includes a plurality of timing controllers providing the image data and the plurality of control signals and a storage device. The plurality of timing controllers share the storage device and may be either connected in series or parallel.

摘要翻译： 液晶显示器包括响应于驱动信号显示图像的显示单元，响应于多个控制信号将驱动信号输出到显示单元的驱动单元，以及输出多个控制信号和图像数据的控制器 。 控制器包括提供图像数据和多个控制信号的多个定时控制器和存储装置。 多个定时控制器共享存储设备并且可以串联或并联连接。

公开(公告)号：US08619066B2

公开(公告)日：2013-12-31

申请号：US12889793

申请日：2010-09-24

申请人： Ik-Huyn Ahn ,  Woo-Chul Kim ,  Byung-Koan Kim

发明人： Ik-Huyn Ahn ,  Woo-Chul Kim ,  Byung-Koan Kim

IPC分类号： G09G3/36

CPC分类号： G09G3/3611 ,  G09G3/20 ,  G09G2360/126 ,  G09G2360/18

摘要： A liquid crystal display includes a display unit displaying an image in response to a driving signal, a driving unit outputting the driving signal to the display unit in response to a plurality of control signal, and a controller outputting the plurality of control signals and image data. The controller includes a plurality of timing controllers providing the image data and the plurality of control signals and a storage device. The plurality of timing controllers share the storage device and may be either connected in series or parallel.

摘要翻译： 液晶显示器包括响应于驱动信号显示图像的显示单元，响应于多个控制信号将驱动信号输出到显示单元的驱动单元，以及输出多个控制信号和图像数据的控制器 。 控制器包括提供图像数据和多个控制信号的多个定时控制器和存储装置。 多个定时控制器共享存储设备并且可以串联或并联连接。

公开(公告)号：US20090230994A1

公开(公告)日：2009-09-17

申请号：US12381360

申请日：2009-03-11

申请人： Young-Chul Rhee ,  Byung-Koan Kim ,  Ock-Chul Shin

发明人： Young-Chul Rhee ,  Byung-Koan Kim ,  Ock-Chul Shin

IPC分类号： H03K19/096 ,  H03K19/00

CPC分类号： H03K19/0963

摘要： A domino logic circuit includes an input circuit and an output circuit. The input circuit precharges a dynamic node at a first phase of a clock signal. The input circuit determines a logic level of the dynamic node by performing a logic evaluation of input data at a second phase of the clock signal. The output circuit is coupled between an output node and the dynamic node. The output circuit determines a logic level of the output node in response to the clock signal and the logic level of the dynamic node. The output circuit maintains the logic level of the output node while the logic evaluation is performed.

摘要翻译： 多米诺逻辑电路包括输入电路和输出电路。 输入电路在时钟信号的第一阶段预充电动态节点。 输入电路通过在时钟信号的第二阶段执行输入数据的逻辑评估来确定动态节点的逻辑电平。 输出电路耦合在输出节点和动态节点之间。 输出电路响应于时钟信号和动态节点的逻辑电平来确定输出节点的逻辑电平。 当执行逻辑评估时，输出电路维持输出节点的逻辑电平。

公开(公告)号：US07852121B2

公开(公告)日：2010-12-14

申请号：US12381360

申请日：2009-03-11

申请人： Young-Chul Rhee ,  Byung-Koan Kim ,  Ock-Chul Shin

发明人： Young-Chul Rhee ,  Byung-Koan Kim ,  Ock-Chul Shin

IPC分类号： H03K19/00 ,  H03K19/096

CPC分类号： H03K19/0963

摘要： A domino logic circuit includes an input circuit and an output circuit. The input circuit precharges a dynamic node at a first phase of a clock signal. The input circuit determines a logic level of the dynamic node by performing a logic evaluation of input data at a second phase of the clock signal. The output circuit is coupled between an output node and the dynamic node. The output circuit determines a logic level of the output node in response to the clock signal and the logic level of the dynamic node. The output circuit maintains the logic level of the output node while the logic evaluation is performed.

摘要翻译： 多米诺逻辑电路包括输入电路和输出电路。 输入电路在时钟信号的第一阶段预充电动态节点。 输入电路通过在时钟信号的第二阶段执行输入数据的逻辑评估来确定动态节点的逻辑电平。 输出电路耦合在输出节点和动态节点之间。 输出电路响应于时钟信号和动态节点的逻辑电平来确定输出节点的逻辑电平。 当执行逻辑评估时，输出电路维持输出节点的逻辑电平。