公开(公告)号：US20160364237A1

公开(公告)日：2016-12-15

申请号：US15121636

申请日：2014-03-27

申请人： INTEL CORPORATION

发明人： Nikolay Kosarev ,  Sergey Y. Shishlov ,  Alexey Sivtsov ,  Boris A. Babayan ,  Alexander V. Butuzov

IPC分类号： G06F9/38 ,  G06F9/30

CPC分类号： G06F9/3802 ,  G06F9/30036 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/3851 ,  G06F9/3855

摘要： A processor includes logic to fetch an instruction stream divided into a plurality of strands for loading on one or more execution ports, identify a plurality of pending instructions, determine which of the strands are active, determine a program order of each of the pending instructions, and match the pending instructions to the execution ports based upon the program order of each pending instruction and whether each strand is active. Each pending instruction is at a respective head of one of the strands.

摘要翻译： 一种处理器包括用于获取被划分成多个线以用于在一个或多个执行端口上加载的指令流的逻辑，识别多个未决指令，确定所述线中的哪一个是活动的，确定每个未决指令的程序顺序， 并且基于每个挂起指令的程序顺序以及每个线是否是活动的，将待决指令与执行端口相匹配。 每个待处理的指令位于其中一条线的相应头部。