公开(公告)号：US09343589B2

公开(公告)日：2016-05-17

申请号：US14160630

申请日：2014-01-22

申请人： GLOBALFOUNDARIES INC.

发明人： James W. Adkisson ,  James S. Dunn ,  Blaine J. Gross ,  David L. Harame ,  Qizhi Liu ,  John J. Pekarik

IPC分类号： H01L29/808 ,  H01L21/28 ,  H01L21/8232 ,  H01L29/47 ,  H01L29/66 ,  H01L29/06 ,  G06F17/50 ,  H01L21/306

CPC分类号： H01L29/808 ,  G06F17/5045 ,  G06F17/505 ,  G06F17/5072 ,  H01L21/28026 ,  H01L21/306 ,  H01L21/8232 ,  H01L29/0657 ,  H01L29/161 ,  H01L29/47 ,  H01L29/475 ,  H01L29/66901 ,  H01L29/66924 ,  H01L29/7782 ,  H01L29/8124

摘要： At least one isolation trench formed in a layer stack including substrate, channel, and upper gate layers define a channel in the channel layer. Lateral etching from the isolation trench(es) can form lateral cavities in the substrate and upper gate layer to substantially simultaneously form self-aligned lower and upper gates. The lower gate undercuts the channel, the upper gate is narrower than the channel, and a source and a drain can be formed on opposed ends of the channel. As a result, source-drain capacitance and gate-drain capacitance can be reduced, increasing speed of the resulting FET.

摘要翻译： 在包括衬底，沟道和上栅极层的层堆叠中形成的至少一个隔离沟槽限定沟道层中的沟道。 来自隔离沟槽的横向蚀刻可以在衬底和上部栅极层中形成侧向空腔，以基本上同时形成自对准的下部栅极和上部栅极。 下栅极切口通道，上栅极比通道窄，并且可以在通道的相对端形成源极和漏极。 因此，可以减小源极 - 漏极电容和栅极 - 漏极电容，从而提高所产生的FET的速度。