公开(公告)号：US20130094166A1

公开(公告)日：2013-04-18

申请号：US13701541

申请日：2011-05-11

申请人： Makoto Yokoyama ,  Eiji Matsuda ,  Takahiro Yamaguchi ,  Shuji Nishi ,  Takuya Hachida ,  Seijirou Gyouten

发明人： Makoto Yokoyama ,  Eiji Matsuda ,  Takahiro Yamaguchi ,  Shuji Nishi ,  Takuya Hachida ,  Seijirou Gyouten

IPC分类号： H05K7/02

CPC分类号： H05K7/026 ,  G02F2001/133391 ,  G02F2001/13456 ,  G09G3/3655 ,  G09G3/3666 ,  G09G2300/0408 ,  G09G2300/0426 ,  G09G2330/021

摘要： A plurality of display panels (10A and 10B) are provided on a single substrate (2). Data signal lines (11A), scanning signal lines (12A), a data signal line drive circuit (20A) for driving the data signal lines (11A), and a scanning signal line drive circuit (30A) for driving the scanning signal lines (12A) are provided for the display panel (10A). Data signal lines (11B), scanning signal lines (12B), a data signal line drive circuit (20B) for driving the data signal lines (11B), and a scanning signal line drive circuit (30B) for driving the scanning signal lines (12B) are provided for the display panel (10B). Input signal lines (17A and 17B) are provided so as not intersect each other in a plan view. This allows a reduction in power consumption and an increase in flexibility in design in a display panel which includes a plurality of display panels on a single substrate.

摘要翻译： 多个显示面板（10A和10B）设置在单个基板（2）上。 数据信号线（11A），扫描信号线（12A），用于驱动数据信号线（11A）的数据信号线驱动电路（20A）和扫描信号线驱动电路（30A） 12A）用于显示面板（10A）。 数据信号线（11B），扫描信号线（12B），用于驱动数据信号线（11B）的数据信号线驱动电路（20B）和用于驱动扫描信号线的扫描信号线驱动电路（30B） 12B）用于显示面板（10B）。 输入信号线（17A，17B）在俯视图中不相交。 这允许在单个基板上包括多个显示面板的显示面板中降低功耗并提高设计灵活性。

公开(公告)号：US20120200549A1

公开(公告)日：2012-08-09

申请号：US13395518

申请日：2010-04-23

申请人： Yasushi Sasaki ,  Yuhichiroh Murakami ,  Shige Furuta ,  Seijirou Gyouten ,  Shuji Nishi

发明人： Yasushi Sasaki ,  Yuhichiroh Murakami ,  Shige Furuta ,  Seijirou Gyouten ,  Shuji Nishi

IPC分类号： G09G3/36 ,  G09G5/00

CPC分类号： G09G3/3659 ,  G09G2300/0842 ,  G09G2300/0861 ,  G09G2320/0219 ,  G09G2330/022

摘要： Provided is a display device which can prevent screen noise caused such that a potential of a common electrode is reversed after a memory mode enters from a refresh period to an entire write-in period, and a method for driving the display device. The memory mode includes (i) an entire write-in period in which a potential of the common electrode (COM) is fixed and the display data is written into all the memory circuits (node (PIX)) in each row and (ii) a refresh period in which the display data which has been written during the entire write-in period is refreshed at least once while the common electrode (COM) is driven. In the memory mode, the potential of the common electrode during the entire write-in period being a potential which the common electrode having been driven had at the end of a refresh period preceding the entire write-in period.

摘要翻译： 提供一种显示装置，其可以防止在从刷新周期进入整个写入周期之后引起公共电极的电位反转的屏幕噪声，以及用于驱动显示装置的方法。 存储模式包括：（i）公共电极（COM）的电位固定并将显示数据写入到每行的所有存储电路（节点（PIX））中的整个写入周期，以及（ii） 在驱动公共电极（COM）的过程中至少刷新一次整个写入周期期间已写入的显示数据的刷新周期。 在存储模式中，公共电极在整个写入周期期间的电位是已经被驱动的公共电极在整个写入周期之前的刷新周期结束时的电位。

公开(公告)号：US20120169753A1

公开(公告)日：2012-07-05

申请号：US13496027

申请日：2010-04-23

申请人： Yuhichiroh Murakami ,  Shige Furuta ,  Yasushi Sasaki ,  Seijirou Gyouten ,  Shuji Nishi

发明人： Yuhichiroh Murakami ,  Shige Furuta ,  Yasushi Sasaki ,  Seijirou Gyouten ,  Shuji Nishi

IPC分类号： G09G5/36 ,  G11C7/00 ,  G11C5/06

CPC分类号： G09G3/3659 ,  G09G2300/0417 ,  G09G2300/0823 ,  G09G2300/0842 ,  G09G2300/0861 ,  G09G2300/088 ,  G09G2330/022 ,  G11C11/405

摘要： A memory device is provided which includes a memory circuit that allows a circuit which carries out a refresh operation to suitably carry out an original operation of the circuit even if an off-leakage current occurs in a transfer element used in a transfer section. A memory cell includes a switching circuit, a first retaining section, a transfer section, a second retaining section, a first control section, and a voltage supply, and the first control section is controlled to be in (i) a state in which the first control section carries out a first operation in which the first control section is in an active state or a non-active state and (ii) a state in which the first control section carries out a second operation.

摘要翻译： 提供了一种存储器件，其包括一个存储器电路，即使在转印部件中使用的转印元件中出现泄漏电流，允许进行刷新操作的电路适当地执行电路的原始操作。 存储单元包括开关电路，第一保持部分，转移部分，第二保持部分，第一控制部分和电压源，并且第一控制部分被控制为处于（i） 第一控制部分执行第一操作，其中第一控制部分处于活动状态或非活动状态，以及（ii）第一控制部分执行第二操作的状态。

公开(公告)号：US20100259565A1

公开(公告)日：2010-10-14

申请号：US12733884

申请日：2008-06-19

申请人： Yousuke Nakagawa ,  Kazuhiro Maeda ,  Ichiro Shiraki ,  Shuji Nishi ,  Sachio Tsujino

发明人： Yousuke Nakagawa ,  Kazuhiro Maeda ,  Ichiro Shiraki ,  Shuji Nishi ,  Sachio Tsujino

IPC分类号： G09G5/10

CPC分类号： G09G3/20 ,  G02F1/13454 ,  G02F1/1368 ,  G02F2001/13606 ,  G09G3/3685 ,  G09G2310/0275 ,  G09G2310/0297 ,  G09G2330/021 ,  H01L27/124

摘要： The present invention aims to provide a monolithic driver-type display device capable of reducing circuit scale of a sampling circuit, and keeping low power consumption by directly driving a source driver with an externally provided video signal.In the monolithic driver-type display device having a display portion for displaying video and circuits for driving the display portion formed on the same insulating substrate, a plurality of sampling switches are provided in association with a plurality of pieces of bit data contained in externally inputted digital video signals. The sampling switches are opened/closed based on sampling signals, thereby sampling the digital video signals for each piece of the bit data and converting the signals into parallel format for output to data lines. The outputted digital video signals charge parasitic capacitances on the data lines and are held therein.

摘要翻译： 本发明的目的在于提供一种能够降低采样电路的电路规模的单片驱动型显示装置，并且通过用外部提供的视频信号直接驱动源极驱动器来保持低功耗。 在具有用于显示视频的显示部分和用于驱动形成在同一绝缘基板上的显示部分的电路的单片驱动型显示装置中，与外部输入的多个位数据相关联地提供多个采样开关 数字视频信号。 采样开关基于采样信号进行开/关，从而针对每一位数据采样数字视频信号，并将信号转换为并行格式以输出到数据线。 输出的数字视频信号对数据线上的寄生电容进行充电并保持在其中。

公开(公告)号：US09076400B2

公开(公告)日：2015-07-07

申请号：US13993922

申请日：2011-12-12

申请人： Eiji Matsuda ,  Yasushi Sasaki ,  Yuhichiroh Murakami ,  Seijirou Gyouten ,  Shuji Nishi ,  Makoto Yokoyama

发明人： Eiji Matsuda ,  Yasushi Sasaki ,  Yuhichiroh Murakami ,  Seijirou Gyouten ,  Shuji Nishi ,  Makoto Yokoyama

IPC分类号： G09G3/36

CPC分类号： G09G3/3618 ,  G09G3/3648 ,  G09G2300/0852 ,  G09G2300/0857 ,  G09G2300/0876

摘要： A memory-type liquid crystal display device includes transistors (N1, N2), retention electrodes (MRY), refresh output control sections (RS1), and capacitors (Cb1). In a data retention period, an electric potential of each of the retention electrodes (MRY) is changed via a corresponding one of the capacitors (Cb1) by changing an electric potential level of a retention capacitor wire signal that is supplied to a corresponding CS line (CSL(i)). Each of the refresh output control sections (RS1) receives the electric potential thus changed of a corresponding one of the retention electrodes (MRY) via the input section and controls an electric potential of a corresponding pixel electrode (PIX) in accordance with the electric potential thus changed.

摘要翻译： 记忆型液晶显示装置包括晶体管（N1，N2），保持电极（MRY），刷新输出控制部分（RS1）和电容器（Cb1）。 在数据保持期间，通过改变提供给相应的CS行的保持电容配线信号的电位电平，经由相应的一个电容器（Cb1）来改变每个保持电极（MRY）的电位 （CSL（i））。 每个刷新输出控制部分（RS1）经由输入部分接收相应的一个保持电极（MRY）所改变的电位，并根据电位控制对应的像素电极（PIX）的电位 从而改变了。

公开(公告)号：US08860646B2

公开(公告)日：2014-10-14

申请号：US13395716

申请日：2010-05-18

申请人： Shuji Nishi ,  Seijirou Gyouten ,  Yuhichiroh Murakami ,  Shige Furuta ,  Yasushi Sasaki

发明人： Shuji Nishi ,  Seijirou Gyouten ,  Yuhichiroh Murakami ,  Shige Furuta ,  Yasushi Sasaki

IPC分类号： G09G3/36

CPC分类号： G09G3/3618 ,  G09G3/3614 ,  G09G3/3659 ,  G09G2300/0823 ,  G09G2300/0852

摘要： A memory liquid crystal display device includes a transistor (N1), a transistor (N2), a transistor (N3), a transistor (N4), a first storage capacitor (storage capacitor of an overlapping part of a capacitor electrode 37a and a CS line CSL(i)) connected to a pixel electrode (7), and a second storage capacitor (storage capacitor of an overlapping part of a capacitor electrode 37b and a CS extension section 10bb) connected to the pixel electrode (7) via the transistor (N2), the pixel electrode (7) being connected to (a) a source line (SL(j)) via the transistor (N1), (b) a data transfer control line (DT(i)) via the transistor (N4) and the third transistor, (c) a drain electrode (9a) of the transistor (N1) via a contact hole (13), and (d) a source electrode (8b) of the transistor (N2) and to a drain electrode (9c) of the transistor (N4), via a contact hole (14). This allows for improving a yield rate and for reducing malfunction caused by noise generated between signal lines, in a memory liquid crystal display device.

摘要翻译： 存储液晶显示装置包括晶体管（N1），晶体管（N2），晶体管（N3），晶体管（N4），第一存储电容器（电容器电极37a的重叠部分的存储电容器和CS 连接到像素电极（7）的线CSL（i））和连接到像素电极（7）的第二存储电容器（电容器电极37b和CS延伸部分10bb的重叠部分的存储电容器） （N2），经由晶体管（N1）与（a）源极线（SL（j））连接的像素电极（7），（b）经由晶体管的数据传输控制线（DT（i） N4）和第三晶体管，（c）经由接触孔（13）的晶体管（N1）的漏电极（9a）和（d）晶体管（N2）的源电极（8b）和漏极 晶体管（N4）的电极（9c）经由接触孔（14）。 这允许在存储器液晶显示装置中提高成品率并减少由信号线之间产生的噪声引起的故障。

公开(公告)号：US08791895B2

公开(公告)日：2014-07-29

申请号：US13395536

申请日：2010-05-26

申请人： Makoto Yokoyama ,  Shige Furuta ,  Yuhichiroh Murakami ,  Yasushi Sasaki ,  Seijirou Gyouten ,  Shuji Nishi

发明人： Makoto Yokoyama ,  Shige Furuta ,  Yuhichiroh Murakami ,  Yasushi Sasaki ,  Seijirou Gyouten ,  Shuji Nishi

IPC分类号： G09G3/36

CPC分类号： G09G3/3648 ,  G02F1/13624 ,  G09G2300/043 ,  G09G2300/0819 ,  G09G2300/0852 ,  G09G2300/0876 ,  G09G2310/063 ,  G09G2310/08 ,  G09G2320/0219 ,  G09G2320/0247 ,  G09G2340/0428

摘要： In a memory liquid crystal display device, a potential of a storage capacitor line signal (CS) supplied to the CS lines (CSL(i)) are once decreased (ΔVcs) while the gate lines (GL(i)) are made simultaneously active (period t4, period t10) in the data holding period (T2), and the potential of the storage capacitor line signal (CS) is made back to its original potential while the gate lines (GL(i)) are made simultaneously inactive and the refresh output control lines (RC(i)) are made active (period t5, period t11). This reduces flicker, thereby allowing for improvement in display quality of the memory liquid crystal display device.

摘要翻译： 在存储器液晶显示装置中，提供给CS线（CSL（i））的辅助电容配线信号（CS）的电位在制作栅极线（GL（i））时一度减小（＆Dgr; Vcs） 在数据保持期间（T2）中同时有效（周期t4，期间t10），并且保持电容配线信号（CS）的电位恢复到原来的电位，而同时进行栅极线（GL（i）） 并且刷新输出控制线（RC（i））被激活（时段t5，周期t11）。 这减少了闪烁，从而可以提高存储器液晶显示装置的显示质量。

公开(公告)号：US08743042B2

公开(公告)日：2014-06-03

申请号：US13395697

申请日：2010-04-23

申请人： Yasushi Sasaki ,  Yuhichiroh Murakami ,  Shige Furuta ,  Seijirou Gyouten ,  Shuji Nishi

发明人： Yasushi Sasaki ,  Yuhichiroh Murakami ,  Shige Furuta ,  Seijirou Gyouten ,  Shuji Nishi

IPC分类号： G09G3/36 ,  G06F3/038 ,  G09G5/00

CPC分类号： G09G3/3607 ,  G09G3/3614 ,  G09G3/3618 ,  G09G3/3655 ,  G09G3/3659 ,  G09G2300/0814 ,  G09G2300/0823 ,  G09G2300/0842 ,  G09G2300/0852 ,  G09G2300/0861 ,  G09G2320/0219 ,  G09G2330/021 ,  G09G2330/022

摘要： Provided are a display device capable of preventing image noise arising from changes in potential of a common electrode and auxiliary capacitor lines at the time of a switch between a normal mode and a memory mode and a method for driving such a display device. In a case where it is necessary to cause the common electrode and the auxiliary capacitor lines to change in potential along with a switch between the normal mode and the memory mode, the change in potential is made while electrically connecting a node of each memory circuit to a corresponding source line with the corresponding source line having its potential fixed and with the memory circuit having its a switch circuit in a conductive state.

摘要翻译： 提供了能够防止在正常模式和存储模式之间的切换时由公共电极和辅助电容器线的电位变化引起的图像噪声的显示装置以及用于驱动这种显示装置的方法。 在需要使公共电极和辅助电容线与正常模式和存储模式之间的切换一起改变电位的情况下，在将每个存储器电路的节点电连接到 对应的源极线，其相应的源极线具有其电位固定，并且存储电路具有其导通状态的开关电路。

公开(公告)号：US08717273B2

公开(公告)日：2014-05-06

申请号：US13395998

申请日：2010-06-25

申请人： Takuya Hachida ,  Yasushi Sasaki ,  Yuhichiroh Murakami ,  Shuji Nishi ,  Seijirou Gyouten

发明人： Takuya Hachida ,  Yasushi Sasaki ,  Yuhichiroh Murakami ,  Shuji Nishi ,  Seijirou Gyouten

IPC分类号： G09G3/36

CPC分类号： G09G3/3659 ,  G09G2300/0842 ,  G09G2330/021 ,  G09G2340/0435 ,  G09G2360/144

摘要： A memory-type liquid crystal display device includes a liquid crystal panel including memory circuits, and conducts a refresh operation more than once during a display holding period after rewriting of a screen. The memory-type liquid crystal display device increases at least one of (i) a frequency at which the screen is rewritten and (ii) a frequency at which the refresh operation is conducted during the display holding period as an intensity of light received by the liquid crystal panel increases. This allows the memory-type liquid crystal display device to reduce power consumption while keeping its display quality.

摘要翻译： 记忆型液晶显示装置包括具有存储电路的液晶面板，并且在重写画面之后的显示保持期间不止一次进行刷新动作。 记忆型液晶显示装置增加以下至少一个：（i）画面重写的频率和（ii）在显示保持期间进行刷新操作的频率，作为由 液晶面板增加。 这使得存储型液晶显示装置在保持其显示质量的同时降低功耗。

公开(公告)号：US08665255B2

公开(公告)日：2014-03-04

申请号：US12733813

申请日：2008-07-24

申请人： Sachio Tsujino ,  Shuji Nishi ,  Yuhichiroh Murakami ,  Yasushi Sasaki ,  Seijirou Gyouten

发明人： Sachio Tsujino ,  Shuji Nishi ,  Yuhichiroh Murakami ,  Yasushi Sasaki ,  Seijirou Gyouten

IPC分类号： G09G5/00

CPC分类号： H02M3/073

摘要： An object of the present invention is to provide a power supply circuit including a charge-pumping booster section which uses switching elements provided only by N-channel transistors yet does not have a problem of voltage drop by threshold value. In a booster section (11a), capacitors (C1) and (C2) have their respective first terminals connected with transistors (Q1, Q3) and (Q2, Q4) respectively. Each transistor has its gate terminal supplied with control signals generated in a driver section (11b). The driver section (11b) includes capacitors (C3, C4) connected with input terminals (Ti3, Ti4) for respective supply of clock signals DCK2, DCK2B each having a voltage alternating between −VDD and VDD (VDD represents an input supply voltage from outside), as level-shifted signals of clock signals DCK1, DCK1B which are supplied to second terminals of the capacitors (C1, C2) respectively. In this arrangement, the driver section 11b generates signals each having a voltage alternating between VDD and 3VDD, as the control signals.

摘要翻译： 本发明的目的是提供一种电源电路，其包括使用仅由N沟道晶体管提供的开关元件的电荷泵浦升压器部分，但不具有通过阈值的电压降的问题。 在升压部（11a）中，电容器（C1）和（C2）分别具有与晶体管（Q1，Q3）和（Q2，Q4）相连的各自的第一端子。 每个晶体管的栅极端子提供有在驱动器部分（11b）中产生的控制信号。 驱动器部分（11b）包括与输入端子（Ti3，Ti4）连接的电容器（C3，C4），用于各自提供时钟信号DCK2，DCK2B各自具有在-VDD和VDD之间交替的电压（VDD表示来自外部的输入电源电压 ）作为分别提供给电容器（C1，C2）的第二端子的时钟信号DCK1，DCK1B的电平移位信号。 在这种布置中，驱动器部分11b产生各自具有在VDD和3VDD之间交替的电压的信号作为控制信号。