知搜-全球专利检索

  1. 登录
  2. 注册

搜索结果

14 条记录 (耗时 0.013 秒)

    WAVEFORM CACHING FOR DATA DEMODULATION AND INTERFERENCE CANCELLATION AT A NODE B
    3.
    发明申请
    WAVEFORM CACHING FOR DATA DEMODULATION AND INTERFERENCE CANCELLATION AT A NODE B 有权
    波形缓存用于在节点B上进行数据解调和干扰消除

    公开(公告)号：US20080301367A1

    公开(公告)日：2008-12-04

    申请号：US12123982

    申请日：2008-05-20

    申请人： Senthil Govindaswamy ,  Jeffrey A. Levin ,  Raghu Sagar Madala ,  Sharad Deepak Sambhwani

    发明人： Senthil Govindaswamy ,  Jeffrey A. Levin ,  Raghu Sagar Madala ,  Sharad Deepak Sambhwani

    IPC分类号： G06F12/08

    CPC分类号： H04B1/7103 ,  G06F12/0802 ,  H04B2201/70707

    摘要： The present patent application discloses a method and apparatus for using external and internal memory for cancelling traffic interference comprising storing data in an external memory; and processing the data samples on an internal memory, wherein the external memory is low bandwidth memory; and the internal memory is high bandwidth on board cache. The present method and apparatus also comprises caching portions of the data on the internal memory, filling the internal memory by reading the newest data from the external memory and updating the internal memory; and writing the older data back to the external memory from the internal memory, wherein the data is incoming data samples.

    摘要翻译： 本专利申请公开了一种使用外部和内部存储器来消除业务干扰的方法和装置，包括将数据存储在外部存储器中; 以及在内部存储器上处理所述数据样本，其中所述外部存储器是低带宽存储器; 并且内部存储器是板上缓存的高带宽。 本方法和装置还包括将数据的部分缓存在内部存储器上，通过从外部存储器读取最新数据并更新内部存储器来填充内部存储器; 并将旧数据从内部存储器写回外部存储器，其中数据是输入数据样本。

    Sub-optimal variable length coding
    4.
    发明授权
    Sub-optimal variable length coding 有权
    次优可变长度编码

    公开(公告)号：US06912070B1

    公开(公告)日：2005-06-28

    申请号：US09634666

    申请日：2000-08-08

    申请人： Senthil Govindaswamy ,  A. Chris Irvine ,  Jeff Levin

    发明人： Senthil Govindaswamy ,  A. Chris Irvine ,  Jeff Levin

    IPC分类号： H03M7/40 ,  H03M7/42 ,  H04N7/30 ,  H04N1/327

    CPC分类号： H03M7/425 ,  G11B2020/10546 ,  H03M7/40 ,  H03M7/42 ,  H04N19/60

    摘要： An apparatus and method for minimizing the code length of an input address for at least one for variable length encoded data is claimed. A block of variable length encoded data is read. The block of variable length encoded data is then converted into sub-optimall encoded data. The variable length encoded data is defined in having a prefix portion and a suffix portion. The prefix portion of the variable length encoded data is used to signify the look-up table. The suffix portion of the variable length encoded data is used as an input address for the look-up table.

    摘要翻译： 一种用于最小化至少一个用于可变长度编码数据的输入地址的代码长度的装置和方法。 读取可变长度编码数据的块。 然后将可变长度编码数据的块转换为子最优编码数据。 可变长度编码数据被定义为具有前缀部分和后缀部分。 可变长度编码数据的前缀部分用于表示查找表。 可变长度编码数据的后缀部分用作查找表的输入地址。

    Apparatus and method for installing a decryption key
    7.
    发明授权
    Apparatus and method for installing a decryption key 有权
    用于安装解密密钥的装置和方法

    公开(公告)号：US07203319B2

    公开(公告)日：2007-04-10

    申请号：US09902173

    申请日：2001-07-09

    申请人： Liat Ben-Zur ,  Curtis D. Mursfeldt ,  Christopher Wingert ,  Paul Pomes ,  Jesse Hose ,  Ann C. Irvine ,  Senthil Govindaswamy

    发明人： Liat Ben-Zur ,  Curtis D. Mursfeldt ,  Christopher Wingert ,  Paul Pomes ,  Jesse Hose ,  Ann C. Irvine ,  Senthil Govindaswamy

    IPC分类号： H04L9/00

    CPC分类号： H04N7/162 ,  H04N7/1675 ,  H04N21/41415

    摘要： An apparatus for installing a decryption key is initially arranged so that a decryption algorithm received by a control processor is passed via a first interface path to a decryption processor. The algorithm is installed in the decryption processor together with a program decryption key. The apparatus is subsequently arranged so that encrypted working decryption keys received by the control processor are passed on to the decryption processor over the first interface path. The decryption processor decrypts the encrypted keys using the program decryption key. Decryption keys are thus obtained and are transferred via a second interface path to decryptors for use in decrypting encrypted program signals input to the decryptors.

    摘要翻译： 最初安排用于安装解密密钥的装置，使得由控制处理器接收的解密算法经由第一接口路径被传递到解密处理器。 该算法与程序解密密钥一起安装在解密处理器中。 该装置随后被布置成使得由控制处理器接收的加密的工作解密密钥通过第一接口路径被传递到解密处理器。 解密处理器使用程序解密密钥解密加密密钥。 因此获得解密密钥，并且经由第二接口路径传送到解密器，以用于解密输入到解密器的加密程序信号。

    Waveform caching for data demodulation and interference cancellation at a node B
    10.
    发明授权
    Waveform caching for data demodulation and interference cancellation at a node B 有权
    节点B的数据解调和干扰消除的波形缓存

    公开(公告)号：US08838896B2

    公开(公告)日：2014-09-16

    申请号：US12123982

    申请日：2008-05-20

    申请人： Senthil Govindaswamy ,  Jeffrey A. Levin ,  Raghu Sagar Madala ,  Sharad Deepak Sambhwani

    发明人： Senthil Govindaswamy ,  Jeffrey A. Levin ,  Raghu Sagar Madala ,  Sharad Deepak Sambhwani

    IPC分类号： G06F12/08 ,  H04B1/7103

    CPC分类号： H04B1/7103 ,  G06F12/0802 ,  H04B2201/70707

    摘要： The present patent application discloses a method and apparatus for using external and internal memory for cancelling traffic interference comprising storing data in an external memory; and processing the data samples on an internal memory, wherein the external memory is low bandwidth memory; and the internal memory is high bandwidth on board cache. The present method and apparatus also comprises caching portions of the data on the internal memory, filling the internal memory by reading the newest data from the external memory and updating the internal memory; and writing the older data back to the external memory from the internal memory, wherein the data is incoming data samples.

    摘要翻译： 本专利申请公开了一种使用外部和内部存储器来消除业务干扰的方法和装置，包括将数据存储在外部存储器中; 以及在内部存储器上处理所述数据样本，其中所述外部存储器是低带宽存储器; 并且内部存储器是板上缓存的高带宽。 本方法和装置还包括将数据的部分缓存在内部存储器上，通过从外部存储器读取最新数据并更新内部存储器来填充内部存储器; 并将旧数据从内部存储器写回外部存储器，其中数据是输入数据样本。