公开(公告)号：US07839166B2

公开(公告)日：2010-11-23

申请号：US11856214

申请日：2007-09-17

申请人： Herman Schmit ,  Steven Teig ,  Brad Hutchings ,  Randy Renfu Huang

发明人： Herman Schmit ,  Steven Teig ,  Brad Hutchings ,  Randy Renfu Huang

IPC分类号： H01L25/00 ,  H03K19/177

CPC分类号： H01L25/0657 ,  H01L24/73 ,  H01L25/18 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2924/01019 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/16152 ,  H03K19/17736 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2224/32225 ,  H01L2924/00

摘要： Some embodiments provide an integrated circuit that includes several groups of circuits, each group of circuits includes a set of configurable logic circuits. The integrated circuit has at least one direct connection, without any intervening interconnect circuits, that connects an output of a configurable logic circuit in one group of circuits to another circuit in another group of circuits that does not neighbor the first group of circuits and that is not aligned with the first group of circuits. In some embodiments, the direct connection has intervening buffer circuits, but no other intervening circuits.

摘要翻译： 一些实施例提供了包括几组电路的集成电路，每组电路包括一组可配置的逻辑电路。 集成电路具有至少一个直接连接，没有任何中间互连电路，其将一组电路中的可配置逻辑电路的输出连接到不与第一组电路相邻的另一组电路中的另一电路， 不与第一组电路对齐。 在一些实施例中，直接连接具有中间缓冲电路，但没有其他中间电路。

公开(公告)号：US07839162B2

公开(公告)日：2010-11-23

申请号：US11769702

申请日：2007-06-27

申请人： Brad Hutchings

发明人： Brad Hutchings

IPC分类号： H03K19/173

CPC分类号： H03K19/17764 ,  H03K19/17736

摘要： Some embodiments provide a configurable integrated circuit (IC) comprising multiple deskew circuits for delaying data passage. Each of the deskew circuits comprises a stepwise delay circuit with multiple outputs and an input selection circuit with multiple inputs. Multiple outputs connect to multiple inputs. In some embodiments the configurable IC is a subcycle reconfigurable IC. In some such embodiments each of the deskew circuits further includes a space-time load control circuit for commanding the stepwise delay circuit to load during a selected subcycle. In some embodiments the multiple deskew circuits send data to trigger circuit. In some such embodiments the trigger circuit triggers a trace buffer to stop recording a data stream. In some such embodiments the trigger circuit triggers the trace buffer to stop after a programmable delay.

摘要翻译： 一些实施例提供了一种包括用于延迟数据通过的多个偏移电路的可配置集成电路（IC）。 每个偏移电路包括具有多个输出的逐步延迟电路和具有多个输入的输入选择电路。 多个输出连接到多个输入。 在一些实施例中，可配置IC是子周期可重新配置的IC。 在一些这样的实施例中，每个歪斜电路还包括空时负载控制电路，用于在选定的子周期期间命令逐步延迟电路加载。 在一些实施例中，多个偏移电路将数据发送到触发电路。 在一些这样的实施例中，触发电路触发跟踪缓冲器来停止记录数据流。 在一些这样的实施例中，触发电路在可编程延迟之后触发跟踪缓冲器停止。

公开(公告)号：US07822118B2

公开(公告)日：2010-10-26

申请号：US11344591

申请日：2006-01-30

申请人： Barin Geoffry Haskell ,  Adriana Dumitras ,  Atul Puri

发明人： Barin Geoffry Haskell ,  Adriana Dumitras ,  Atul Puri

IPC分类号： H04B1/66

CPC分类号： H04N19/19 ,  H04N19/103 ,  H04N19/147 ,  H04N19/15 ,  H04N19/152 ,  H04N19/17 ,  H04N19/176

摘要： A Method And Apparatus For Control of Rate-Distortion Tradeoff by Mode Selection in Video Encoders is Disclosed. The system of the present invention first selects a distortion value D near a desired distortion value. Next, the system determines a quantizer value Q using the selected distortion value D. The system then calculates a Lagrange multiplier lambda using the quantizer value Q. Using the selected Lagrange multiplier lambda and quantizer value Q, the system begins encoding pixelblocks. If the system detects a potential buffer overflow, then the system will increase the Lagrange multiplier lambda. If the Lagrange multiplier lambda exceeds a maximum lambda threshold then the system will increase the quantizer value Q. If the system detects a potential buffer underflow, then the system will decrease the Lagrange multiplier lambda. If the Lagrange multiplier lambda falls below a minimum lambda threshold then the system will decrease the quantizer value Q.

摘要翻译： 公开了一种用于通过视频编码器中的模式选择来控制速率失真折衷的方法和装置。 本发明的系统首先在期望的失真值附近选择失真值D. 接下来，系统使用所选择的失真值D来确定量化器值Q.然后，系统使用量化器值Q计算拉格朗日乘数λ。使用所选的拉格朗日乘数λ和量化器值Q，系统开始对像素块进行编码。 如果系统检测到潜在的缓冲区溢出，则系统将增加拉格朗日乘数lambda。 如果拉格朗日乘数λ超过最大λ阈值，则系统将增加量化器值Q.如果系统检测到潜在的缓冲器下溢，则系统将减小拉格朗日乘数λ。 如果拉格朗日乘数λ低于最小λ阈值，则系统将降低量化器值Q。

公开(公告)号：US07817180B2

公开(公告)日：2010-10-19

申请号：US11118553

申请日：2005-04-28

申请人： Hyeonkuk Jeong ,  Joe Abuan ,  Jim Normile

发明人： Hyeonkuk Jeong ,  Joe Abuan ,  Jim Normile

IPC分类号： H04N7/15

CPC分类号： H04N7/152 ,  H04N7/147

摘要： Some embodiments provide an architecture for establishing multi-participant video conferences. This architecture has a central distributor that receives video images from two or more participants. From the received images, the central distributor generates composite images that the central distributor transmits back to the participants. Each composite image includes a set of sub images, where each sub image belongs to one participant. In some embodiments, the central distributor saves network bandwidth by removing each particular participant's image from the composite image that the central distributor sends to the particular participant. In some embodiments, images received from each participant are arranged in the composite in a non-interleaved manner. For instance, in some embodiments, the composite image includes at most one sub-image for each participant, and no two sub-images are interleaved.

摘要翻译： 一些实施例提供了用于建立多参与者视频会议的架构。 这种架构有一个中央分配器，可以接收来自两个或更多参与者的视频图像。 从接收到的图像中，中心分配器生成中央分配器传送回参与者的合成图像。 每个合成图像包括一组子图像，其中每个子图像属于一个参与者。 在一些实施例中，中央分配器通过从中央分配器向特定参与者发送的合成图像中移除每个特定参与者的图像来节省网络带宽。 在一些实施例中，从每个参与者接收的图像以非交错方式排列在复合体中。 例如，在一些实施例中，合成图像对于每个参与者至多包括一个子图像，并且没有两个子图像被交织。

公开(公告)号：US07778823B2

公开(公告)日：2010-08-17

申请号：US11963754

申请日：2007-12-21

申请人： Kenneth M. Carson

发明人： Kenneth M. Carson

IPC分类号： G10L21/00

CPC分类号： G11B27/034

摘要： Some embodiments of the invention provide a method of processing audio data while creating a media presentation. The media presentation includes several audio streams. The method processes a section of a first audio stream and stores the processed section of the first audio stream. The method also processes a section of a second audio stream that overlaps with the processes section of the first audio stream. The method then processes the section of the second audio stream independently of the first audio stream. In some embodiments, the method processes the first audio stream section by applying an effect to the first audio stream section. Also, in some embodiments, the processing of the first audio stream section also entails performing a sample rate conversion on the first audio stream section.

摘要翻译： 本发明的一些实施例提供了一种在创建媒体呈现的同时处理音频数据的方法。 媒体演示包括几个音频流。 该方法处理第一音频流的一部分并存储第一音频流的处理部分。 该方法还处理与第一音频流的处理部分重叠的第二音频流的一部分。 该方法然后独立于第一音频流处理第二音频流的部分。 在一些实施例中，该方法通过对第一音频流部分应用效果来处理第一音频流部分。 而且，在一些实施例中，第一音频流部分的处理也需要在第一音频流部分上执行采样率转换。

公开(公告)号：US07774790B1

公开(公告)日：2010-08-10

申请号：US09618367

申请日：2000-07-18

申请人： Stan Jirman ,  Charles Lloyd ,  Patrice Gautier

发明人： Stan Jirman ,  Charles Lloyd ,  Patrice Gautier

IPC分类号： G06F3/00 ,  G06F9/44 ,  G06F9/46 ,  G06F13/00

CPC分类号： G06F11/3668 ,  G06F11/3419 ,  G06F11/3476 ,  G06F2201/86 ,  G06F2201/875

摘要： An event logging and analysis mechanism which creates an event object for event of an application to be logged. The event logging mechanism logs into the event object the start time, end time and other information regarding the event. The analysis of the collected event objects may include hierarchical and contextual grouping as well as aggregation of events considered to be identical. The mechanism operates independent of the application whose events it logs and can be turned on and off independently. A user may define the levels of hierarchy and contexts upon which to analyze the event objects.

摘要翻译： 事件记录和分析机制，为要记录的应用程序的事件创建一个事件对象。 事件记录机制记录事件对象的开始时间，结束时间和其他有关事件的信息。 收集的事件对象的分析可以包括分级和上下文分组以及被认为是相同的事件的聚合。 该机制独立于其记录事件的应用程序，可独立打开和关闭。 用户可以定义分析事件对象的层次和上下文的级别。

公开(公告)号：US07769084B1

公开(公告)日：2010-08-03

申请号：US10427843

申请日：2003-04-30

申请人： Thomas Pun ,  Roger Kumar ,  Xiaochun Nie ,  Hsi-Jung Wu

发明人： Thomas Pun ,  Roger Kumar ,  Xiaochun Nie ,  Hsi-Jung Wu

IPC分类号： H04N7/18

CPC分类号： H04N19/126 ,  H04N19/146 ,  H04N19/149 ,  H04N19/176 ,  H04N19/196 ,  H04N19/197 ,  H04N19/61 ,  H04N19/625

摘要： Method For Implementing A Quantizer In A Multimedia Compression And Encoding System is disclosed. In the Quantizer system of the present invention, several new quantization ideas are disclosed. In one embodiment, adjacent macroblocks are grouped together into macroblock groups. The macroblock groups are then assigned a common quantizer value. The common quantizer value may be selected based upon how the macroblocks are encoded, the type of macroblocks within the macroblock group (intra-blocks or inter-blocks), the history of the motion vectors associated with the macroblocks in the macroblock group, the residuals of the macroblocks in the macroblock group, and the energy of the macroblocks in the macroblock group. The quantizer value may be adjusted in a manner that is dependent on the current quantizer value. Specifically, if the quantizer value is at the low end of the quantizer scale, then only small adjustments are made. If the quantizer value is at the high end then larger adjustments may be made to the quantizer. Finally, in one embodiment, the quantizer is implemented along with an inverse quantizer for efficient operation.

摘要翻译： 公开了一种在多媒体压缩和编码系统中实现量化器的方法。 在本发明的量化器系统中，公开了几种新的量化思想。 在一个实施例中，相邻宏块被分组在一起成为宏块组。 然后向宏块组分配一个公共量化器值。 可以基于宏块如何编码，宏块组（块内或块内）中的宏块的类型，与宏块组中的宏块相关联的运动向量的历史来选择公共量化器值，残差 的宏块组中的宏块的能量，以及宏块组中的宏块的能量。 量化器值可以以取决于当前量化器值的方式进行调整。 具体地，如果量化器值处于量化器标尺的低端，则仅进行小的调整。 如果量化器值处于高端，则可以对量化器进行较大的调整。 最后，在一个实施例中，量化器与用于有效操作的逆量化器一起被实现。

公开(公告)号：US07765249B1

公开(公告)日：2010-07-27

申请号：US11269518

申请日：2005-11-07

申请人： Daniel J. Pugh ,  Herman Schmit ,  Jason Redgrave ,  Andrew Caldwell

发明人： Daniel J. Pugh ,  Herman Schmit ,  Jason Redgrave ,  Andrew Caldwell

IPC分类号： G06F7/38 ,  G06F7/52

CPC分类号： G06F7/5324 ,  H03K19/17728 ,  H03K19/17736

摘要： Some embodiments of the invention provide a configurable integrated circuit (“IC”). The configurable IC includes a set of configurable logic circuits for configurably performing a set of functions on a set of inputs. The IC also includes several input select interconnect circuits for selecting the input set supplied to each configurable logic circuit. Each input select interconnect circuit is associated with a particular configurable logic circuit. When a configurable logic circuit is used to perform a multiplication operation, at least one of its associated input select interconnect circuits performs a logic operation that implements part of the multiplication operation.

摘要翻译： 本发明的一些实施例提供了可配置的集成电路（“IC”）。 可配置IC包括一组可配置逻辑电路，用于在一组输入上可配置地执行一组功能。 IC还包括用于选择提供给每个可配置逻辑电路的输入组的多个输入选择互连电路。 每个输入选择互连电路与特定的可配置逻辑电路相关联。 当可配置逻辑电路用于执行乘法运算时，其相关联的输入选择互连电路中的至少一个执行实现乘法运算的一部分的逻辑运算。

公开(公告)号：US07756546B1

公开(公告)日：2010-07-13

申请号：US11095795

申请日：2005-03-30

申请人： Rajeev Gupta

发明人： Rajeev Gupta

IPC分类号： H04M1/00

CPC分类号： H04W60/00 ,  H04W84/14

摘要： Embodiments of the invention provide methods and apparatuses for incorporating fixed terminal devices within an integrated wireless system using a fixed terminal adaptor, and to indicate the capabilities of the fixed terminal adaptor. In accordance with one embodiment, a fixed terminal adaptor is enabled to indicate its capabilities to the network controller of the integrated wireless system. For one such embodiment, the network controller is able to select the appropriate bearer mechanisms to support the expected fixed terminal services.

摘要翻译： 本发明的实施例提供了在使用固定终端适配器的集成无线系统中并入固定终端设备并且指示固定终端适配器的能力的方法和装置。 根据一个实施例，固定终端适配器能够向集成无线系统的网络控制器指示其能力。 对于一个这样的实施例，网络控制器能够选择适当的承载机制来支持期望的固定终端服务。

公开(公告)号：US07694258B1

公开(公告)日：2010-04-06

申请号：US11195334

申请日：2005-08-01

申请人： Judd Matthew Ylinen ,  Kwok Ming Yue

发明人： Judd Matthew Ylinen ,  Kwok Ming Yue

IPC分类号： G06F17/50 ,  G06F9/455

CPC分类号： H01L23/522 ,  G06F2217/12 ,  H01L21/76819 ,  H01L21/7684 ,  H01L2924/0002 ,  Y02P90/265 ,  H01L2924/00

摘要： Some embodiments of the invention provide a method for inserting several fills in an integrated circuit (“IC”) layout. The method identifies a set of potential fills in a region of an IC layout, where the set of potential fills has a first fill size, wherein the first fill size is from a set of fill sizes. The method specifies a halo around each potential fill in the set of potential fills. For each potential fill, the method determines whether the specified halo overlaps with a foreign object in the region of the layout. For each potential fill, the method specifies a legal fill in the region of the IC layout if the specified halo does not overlap with a foreign object in the region of the IC layout. The method inserts at least one legal fill in the region of the IC layout. In some embodiments, the halo is a spacing halo.

摘要翻译： 本发明的一些实施例提供了一种在集成电路（“IC”）布局中插入多个填充物的方法。 该方法识别在IC布局的区域中的一组潜在填充，其中该潜在填充的集合具有第一填充尺寸，其中第一填充尺寸来自一组填充尺寸。 该方法在潜在填充集合中的每个潜在填充周围指定光晕。 对于每个潜在的填充，该方法确定指定的光晕是否与布局区域中的异物重叠。 对于每个可能的填充，如果指定的光环不与IC布局区域中的异物重叠，则该方法指定IC布局区域中的合法填充。 该方法在IC布局的区域插入至少一个合法填充。 在一些实施方案中，卤素是间隔卤素。