公开(公告)号：US20100276805A1

公开(公告)日：2010-11-04

申请号：US12435398

申请日：2009-05-04

申请人： Chao-Chun Tu ,  Shih-Hung Lin ,  Chih-Chien Huang ,  Tien-Chang Chang

发明人： Chao-Chun Tu ,  Shih-Hung Lin ,  Chih-Chien Huang ,  Tien-Chang Chang

IPC分类号： H01L23/522

CPC分类号： H01L23/5286 ,  H01L23/5223 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit chip includes a semiconductor substrate; a first interconnection wire having a first portion and a second portion on the semiconductor substrate, wherein the second portion is separated from the first portion; a second interconnection wire situated under the first interconnection wire; a first conductive via electrically coupling the first portion with the second interconnection wire; a conductive layer situated between the first interconnection wire and the second interconnection wire; and a second conductive via electrically coupling the conductive layer with the second portion.

摘要翻译： 集成电路芯片包括半导体衬底; 第一互连线，其具有在所述半导体衬底上的第一部分和第二部分，其中所述第二部分与所述第一部分分离; 位于所述第一互连线下方的第二互连线; 第一导电通孔，电连接第一部分与第二互连线; 位于第一互连线和第二互连线之间的导电层; 以及将导电层与第二部分电耦合的第二导电通孔。

公开(公告)号：US20080258798A1

公开(公告)日：2008-10-23

申请号：US11736744

申请日：2007-04-18

申请人： Chih-Chien Huang ,  Wei-Liang Lee

发明人： Chih-Chien Huang ,  Wei-Liang Lee

IPC分类号： H03L5/00

CPC分类号： H03F3/505 ,  H03F2203/5012 ,  H03F2203/5036

摘要： An analog level shifter is provided, receiving an input voltage to generate an output voltage. In the analog level shifter, a NMOS transistor has a gate coupled to an input node where the input voltage is input. A resistance device comprises a first end coupled to source of the NMOS transistor, and a second end coupled to an output node where the output voltage is output. A current source is coupled to the output node, sinking a first current therefrom to ground.

摘要翻译： 提供模拟电平转换器，接收输入电压以产生输出电压。 在模拟电平移位器中，NMOS晶体管具有耦合到输入电压被输入的输入节点的栅极。 电阻器件包括耦合到NMOS晶体管的源极的第一端和耦合到输出电压输出的输出节点的第二端。 电流源耦合到输出节点，从而将第一电流从其上接地。

公开(公告)号：US07273092B2

公开(公告)日：2007-09-25

申请号：US11088742

申请日：2005-03-25

申请人： Jung-Fong Huang ,  Chih-Chien Huang

发明人： Jung-Fong Huang ,  Chih-Chien Huang

IPC分类号： F28D1/047

CPC分类号： F28F1/32 ,  F28D1/0477 ,  F28D2021/0031 ,  F28F9/262 ,  G06F1/20 ,  H01L23/473 ,  H01L2924/0002 ,  H01L2924/00

摘要： A modularized cooler includes the at least two heat radiator modules arranged in a stack, each heat radiator module having a set of radiation fins, heat-exchange tubes arranged in parallel and surrounded by the radiation fins, two locating plates holding the heat-exchange tubes in place, and a plurality of first bends and second bends respectively connected between every two adjacent heat-exchange tubes at two sides of the radiation fins and forming with the heat-exchange tubes a continuously S-shaped piping having an inlet and an outlet, and at least one connecting tubes that connect the S-shaped pipings of the heat radiator modules in series.

摘要翻译： 模块化冷却器包括布置在堆叠中的至少两个散热器模块，每个散热器模块具有一组辐射翅片，平行布置并被辐射翅片包围的热交换管，保持热交换管的两个定位板 以及分别连接在辐射翅片两侧的每两个相邻的热交换管之间的多个第一弯头和第二弯头，并与热交换管一起形成具有入口和出口的连续S形管道， 以及连接散热器模块的S形管道的至少一个连接管。

公开(公告)号：US08630158B2

公开(公告)日：2014-01-14

申请号：US12918321

申请日：2010-06-13

申请人： Cong Liu ,  Chih-Chien Huang

发明人： Cong Liu ,  Chih-Chien Huang

IPC分类号： G11B7/00

CPC分类号： G11B7/1263

摘要： A method for reducing a number of input terminals of an APC circuit is provided, where the APC circuit is arranged to control an optical pickup unit (OPU) within an optical storage device. The method includes: utilizing at least one switching module to ground one of a first and a second input terminals of the APC circuit at a time; and utilizing the switching module to electrically connect an APC front end within the APC circuit to a non-grounded input terminal of the first and the second input terminals, in order to receive a detection signal of a photo diode of the OPU through the non-grounded input terminal at the time. An associated APC circuit is also provided.

摘要翻译： 提供了一种用于减少APC电路的输入端的数量的方法，其中APC电路被布置成控制光学存储设备内的光学拾取单元（OPU）。 该方法包括：一次使用至少一个开关模块对APC电路的第一和第二输入端之一进行接地; 并且利用所述开关模块将所述APC电路内的APC前端电连接到所述第一和第二输入端子的非接地输入端子，以便通过所述非易失性存储器接收所述OPU的光电二极管的检测信号， 接地输入端子。 还提供了相关的APC电路。

公开(公告)号：US08476745B2

公开(公告)日：2013-07-02

申请号：US12435398

申请日：2009-05-04

申请人： Chao-Chun Tu ,  Shih-Hung Lin ,  Chih-Chien Huang ,  Tien-Chang Chang

发明人： Chao-Chun Tu ,  Shih-Hung Lin ,  Chih-Chien Huang ,  Tien-Chang Chang

IPC分类号： H01L23/495

CPC分类号： H01L23/5286 ,  H01L23/5223 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit chip includes a semiconductor substrate; a first interconnection wire having a first portion and a second portion on the semiconductor substrate, wherein the second portion is separated from the first portion; a second interconnection wire situated under the first interconnection wire; a first conductive via electrically coupling the first portion with the second interconnection wire; a conductive layer situated between the first interconnection wire and the second interconnection wire; and a second conductive via electrically coupling the conductive layer with the second portion.

摘要翻译： 集成电路芯片包括半导体衬底; 第一互连线，其具有在所述半导体衬底上的第一部分和第二部分，其中所述第二部分与所述第一部分分离; 位于所述第一互连线下方的第二互连线; 第一导电通孔，电连接第一部分与第二互连线; 位于第一互连线和第二互连线之间的导电层; 以及将导电层与第二部分电耦合的第二导电通孔。

公开(公告)号：US20110307909A1

公开(公告)日：2011-12-15

申请号：US12918321

申请日：2010-06-13

申请人： Cong Liu ,  Chih-Chien Huang

发明人： Cong Liu ,  Chih-Chien Huang

IPC分类号： G11B7/00

CPC分类号： G11B7/1263

摘要： A method for reducing a number of input terminals of an APC circuit is provided, where the APC circuit is arranged to control an optical pickup unit (OPU) within an optical storage device. The method includes: utilizing at least one switching module to ground one of a first and a second input terminals of the APC circuit at a time; and utilizing the switching module to electrically connect an APC front end within the APC circuit to a non-grounded input terminal of the first and the second input terminals, in order to receive a detection signal of a photo diode of the OPU through the non-grounded input terminal at the time. An associated APC circuit is also provided.

摘要翻译： 提供了一种用于减少APC电路的输入端的数量的方法，其中APC电路被布置成控制光学存储设备内的光学拾取单元（OPU）。 该方法包括：一次使用至少一个开关模块对APC电路的第一和第二输入端之一进行接地; 并且利用所述开关模块将所述APC电路内的APC前端电连接到所述第一和第二输入端子的非接地输入端子，以便通过所述非易失性存储器接收所述OPU的光电二极管的检测信号， 接地输入端子。 还提供了相关的APC电路。

公开(公告)号：US08045717B2

公开(公告)日：2011-10-25

申请号：US11403775

申请日：2006-04-13

申请人： Chieh Hung Chen ,  Hsiang-Hui Chang ,  Chih-Chien Huang

发明人： Chieh Hung Chen ,  Hsiang-Hui Chang ,  Chih-Chien Huang

IPC分类号： H04H20/47

CPC分类号： H04H40/54

摘要： A stereo decoder and a method therefor are provided. The stereo decoder receives a MPX signal from an FM demodulator, and comprises a first auto-calibration circuit, a band-pass filter, a second auto-calibration circuit, a slicer and a PLL circuit. The first auto-calibration circuit generates a first control signal. The band-pass filter generates the pilot signal by filtering the MPX signal with a center frequency set by the first control signal. The second auto-calibration circuit generates a second control signal. The slicer converts the pilot signal into a square wave signal. The PLL circuit comprises a voltage controlled oscillator for generating an oscillation frequency in response to the second control signal. The PLL circuit receives the square wave signal to generate the reference signal around the predetermined frequency in response to the oscillation frequency.

摘要翻译： 提供了一种立体声解码器及其方法。 立体声解码器从FM解调器接收MPX信号，并且包括第一自动校准电路，带通滤波器，第二自动校准电路，限幅器和PLL电路。 第一自动校准电路产生第一控制信号。 带通滤波器通过以由第一控制信号设置的中心频率对MPX信号进行滤波来生成导频信号。 第二自动校准电路产生第二控制信号。 切片器将导频信号转换成方波信号。 PLL电路包括用于响应于第二控制信号产生振荡频率的压控振荡器。 PLL电路接收方波信号，以响应于振荡频率产生围绕预定频率的参考信号。

公开(公告)号：US07822211B2

公开(公告)日：2010-10-26

申请号：US11456999

申请日：2006-07-12

申请人： Hsiang-Hui Chang ,  Chih-Chien Huang ,  Chieh Hung Chen

发明人： Hsiang-Hui Chang ,  Chih-Chien Huang ,  Chieh Hung Chen

IPC分类号： H04H20/48

CPC分类号： H04H40/63 ,  H04B1/1653

摘要： A stereo decoding system comprises an oscillator, a bandpass filter, a PLL unit and a stereo decoder. The oscillator generates a first signal with a center frequency. The bandpass filter receives a stereo multiplexed signal and the first signal to filter out a pilot signal. The PLL unit receives the pilot signal to generate a PLL output signal. The stereo decoder receives the stereo multiplexed signal and the PLL output signal to separate a left channel signal and a right channel signal from the stereo multiplexed signal.

摘要翻译： 立体声解码系统包括振荡器，带通滤波器，PLL单元和立体声解码器。 振荡器产生具有中心频率的第一信号。 带通滤波器接收立体声多路复用信号和第一信号以滤除导频信号。 PLL单元接收导频信号以产生PLL输出信号。 立体声解码器接收立体声多路复用信号和PLL输出信号，以分离来自立体声多路复用信号的左声道信号和右声道信号。

公开(公告)号：US20080279075A1

公开(公告)日：2008-11-13

申请号：US12028023

申请日：2008-02-08

申请人： Chih-Chien Huang ,  Chih-Ching Chen ,  Yuh Cheng ,  Chien Ming Chen

发明人： Chih-Chien Huang ,  Chih-Ching Chen ,  Yuh Cheng ,  Chien Ming Chen

IPC分类号： G11B20/10 ,  G11B7/00

CPC分类号： G11B20/10009 ,  G11B7/005 ,  G11B20/10027 ,  G11B20/10046 ,  H03H7/0153

摘要： A device for processing a radio frequency (RF) signal of an optical disk drive includes a high-pass (HP) filter, an RF variable gain amplifier (VGA), an RF analog-digital converter (ADC), and a digital module. The HP filter filters the RF signal and is capable of selectively utilizing one of a first cut-off frequency and a second cut-off frequency. The RF VGA amplifies the filtered RF signal. The RF ADC converts the amplified RF signal into a digital code. The digital module is capable of executing a first function and a second function with the digital code. The HP filter utilizes the first cut-off frequency when the digital module desires to execute the first function, and the HP filter utilizes the second cut-off frequency when the digital module desires to execute the second function.

摘要翻译： 用于处理光盘驱动器的射频（RF）信号的装置包括高通（HP）滤波器，RF可变增益放大器（VGA），RF模数转换器（ADC）和数字模块。 HP滤波器对RF信号进行滤波，并且能够选择性地利用第一截止频率和第二截止频率中的一个。 RF VGA放大滤波后的RF信号。 RF ADC将放大的RF信号转换为数字码。 数字模块能够利用数字代码执行第一功能和第二功能。 当数字模块希望执行第一功能时，HP滤波器利用第一截止频率，当数字模块希望执行第二功能时，HP滤波器利用第二截止频率。

公开(公告)号：US20080013743A1

公开(公告)日：2008-01-17

申请号：US11456999

申请日：2006-07-12

申请人： Hsiang-Hui Chang ,  Chih-Chien Huang ,  Chieh Hung Chen

发明人： Hsiang-Hui Chang ,  Chih-Chien Huang ,  Chieh Hung Chen

IPC分类号： H04H5/00

CPC分类号： H04H40/63 ,  H04B1/1653

摘要： A stereo decoding system comprises an oscillator, a bandpass filter, a PLL unit and a stereo decoder. The oscillator generates a first signal with a center frequency. The bandpass filter receives a stereo multiplexed signal and the first signal to filter out a pilot signal. The PLL unit receives the pilot signal to generate a PLL output signal. The stereo decoder receives the stereo multiplexed signal and the PLL output signal to separate a left channel signal and a right channel signal from the stereo multiplexed signal.

摘要翻译： 立体声解码系统包括振荡器，带通滤波器，PLL单元和立体声解码器。 振荡器产生具有中心频率的第一信号。 带通滤波器接收立体声多路复用信号和第一信号以滤除导频信号。 PLL单元接收导频信号以产生PLL输出信号。 立体声解码器接收立体声多路复用信号和PLL输出信号，以分离来自立体声多路复用信号的左声道信号和右声道信号。