公开(公告)号：US09412315B2

公开(公告)日：2016-08-09

申请号：US13485243

申请日：2012-05-31

申请人： Beom-Jun Kim ,  Myung-Koo Hur ,  Bong-Jun Lee ,  Yeon-Kyu Moon ,  Myung-Sub Lee ,  Gyu-Tae Kim

发明人： Beom-Jun Kim ,  Myung-Koo Hur ,  Bong-Jun Lee ,  Yeon-Kyu Moon ,  Myung-Sub Lee ,  Gyu-Tae Kim

IPC分类号： G09G3/36 ,  G11C19/28 ,  H03K17/693

CPC分类号： G09G3/3688 ,  G09G3/36 ,  G09G3/3677 ,  G09G2300/0426 ,  G09G2310/0251 ,  G09G2310/0291 ,  G09G2310/08 ,  G11C19/28 ,  H03K17/693

摘要： A gate driving circuit is provided which includes a plurality of stages cascade-connected with each other and outputting a plurality of gate signals. An n-th (n is a natural number) stage includes a gate output part, a first node control part and a carry part. The gate output part includes a first transistor. The first transistor outputs a high voltage of a clock signal to a high voltage of an n-th gate signal in response to a high voltage of a control node. The first node control part is connected to the control node to control a signal of the control node and includes at least one transistor having a channel longer than the channel length of the first transistor. The carry part outputs the high voltage of the clock signal to an n-th carry signal in response to the signal of the control node.

摘要翻译： 提供一种栅极驱动电路，其包括彼此级联的多个级并输出多个栅极信号。 第n（n是自然数）级包括门输出部分，第一节点控制部分和进位部分。 栅极输出部分包括第一晶体管。 第一晶体管响应于控制节点的高电压而将时钟信号的高电压输出到第n栅极信号的高电压。 第一节点控制部分连接到控制节点以控制控制节点的信号，并且包括至少一个具有比第一晶体管的沟道长度更长的沟道的晶体管。 进位部分响应于控制节点的信号将时钟信号的高电压输出到第n进位信号。

公开(公告)号：US20130027287A1

公开(公告)日：2013-01-31

申请号：US13644685

申请日：2012-10-04

申请人： Min-Cheol LEE ,  Byeong-Jae AHN ,  Jong-Hwan LEE ,  Yeon-Kyu MOON ,  Jong-Hyuk LEE

发明人： Min-Cheol LEE ,  Byeong-Jae AHN ,  Jong-Hwan LEE ,  Yeon-Kyu MOON ,  Jong-Hyuk LEE

IPC分类号： G09G3/36

CPC分类号： G09G3/3674 ,  G09G2310/0286 ,  G11C19/182

摘要： A display apparatus includes a gate driver which sequentially outputs a gate signal at a high state in response to a gate control signal and a data driver which converts image data into a data signal in response to a data control signal. The display apparatus further includes a display panel which includes a plurality of gate lines which sequentially receive the gate signal, a plurality of data lines which receive the data signal and a plurality of pixels connected to the gate and data lines and which receive the data signal in response to the gate signal to display an image. The polarity of the data signal is inverted after the gate signal transitions to a low state.

摘要翻译： 显示装置包括：栅极驱动器，其响应于栅极控制信号顺序地输出处于高状态的栅极信号;以及数据驱动器，其响应于数据控制信号将图像数据转换为数据信号。 显示装置还包括显示面板，其包括顺序地接收栅极信号的多个栅极线，接收数据信号的多个数据线和连接到栅极和数据线的多个像素，并且接收数据信号 响应于门信号显示图像。 在门信号转换到低电平状态之后，数据信号的极性反转。

公开(公告)号：US08306177B2

公开(公告)日：2012-11-06

申请号：US12575895

申请日：2009-10-08

申请人： Hong-Woo Lee ,  Sung-Man Kim ,  Jong-Hyuk Lee ,  Jong-Hwan Lee ,  Hyeon-Hwan Kim ,  Sang-Moon Moh ,  Jeong-Il Kim ,  Yeon-Kyu Moon

发明人： Hong-Woo Lee ,  Sung-Man Kim ,  Jong-Hyuk Lee ,  Jong-Hwan Lee ,  Hyeon-Hwan Kim ,  Sang-Moon Moh ,  Jeong-Il Kim ,  Yeon-Kyu Moon

IPC分类号： G11C19/00

CPC分类号： G11C19/28 ,  G09G3/3677 ,  G09G2300/0408

摘要： A pull-up driving part maintains a signal of a first node at a high level by receiving a turn-on voltage in response to one of a previous stage or a vertical start signal. A pull-up part outputs a clock signal through an output terminal in response to the signal of the first node. A first holding part maintains a signal of a second node at a high level or a low level when the signal of the first node is respectively low or high. A second holding part maintains the signal of the first node and a signal of the output terminal at a ground voltage in response to the signal of the second node or a delayed and inverted clock signal.

摘要翻译： 上拉驱动部分通过响应于前一级或垂直启动信号之一接收导通电压而将第一节点的信号保持在高电平。 上拉部分响应于第一节点的信号通过输出端子输出时钟信号。 当第一节点的信号分别为低或高时，第一保持部件将第二节点的信号保持在高电平或低电平。 第二保持部分响应于第二节点的信号或延迟和反相的时钟信号，将第一节点的信号和输出端的信号保持在接地电压。

公开(公告)号：US08174478B2

公开(公告)日：2012-05-08

申请号：US11760174

申请日：2007-06-08

申请人： Sung-Man Kim ,  Hong-Woo Lee ,  Byeong-Jae Ahn ,  Young-Geol Song ,  Bong-Jun Lee ,  Yeon-Kyu Moon ,  Kyung-Wook Kim ,  Jin-Suk Seo

发明人： Sung-Man Kim ,  Hong-Woo Lee ,  Byeong-Jae Ahn ,  Young-Geol Song ,  Bong-Jun Lee ,  Yeon-Kyu Moon ,  Kyung-Wook Kim ,  Jin-Suk Seo

IPC分类号： G09G3/36 ,  G11C19/00

CPC分类号： G11C19/184 ,  G09G3/3674 ,  G09G2310/0267 ,  G09G2310/0286 ,  G09G2320/041

摘要： A gate driving circuit and a display apparatus having the gate driving circuit include a pull-up part and a carry part pull up a present gate signal and a present carry signal, respectively, to a first clock during a first period within one frame. A pull-down part receives a next gate signal to discharge the present gate signal to a source power voltage. A pull-up driving part is connected to control terminals of the carry part and pull-up part (Q-node) to turn the carry part and pull-up part on and off. A floating preventing part prevents an output terminal of the carry part from being floated in response to the first clock during a second period within the one frame.

摘要翻译： 具有栅极驱动电路的栅极驱动电路和显示装置包括上拉部分和进位部分，分别在一帧内的第一时段期间将当前栅极信号和当前进位信号上拉到第一时钟。 下拉部分接收下一个栅极信号，以将当前栅极信号放电到源极电压。 上拉驱动部分连接到进位部分和上拉部分（Q-节点）的控制端子，以使进位部分和上拉部分打开和关闭。 浮动防止部件在一帧内的第二时段期间，响应于第一时钟防止进位部分的输出端子浮起。

公开(公告)号：US20100158188A1

公开(公告)日：2010-06-24

申请号：US12575895

申请日：2009-10-08

申请人： Hong-Woo LEE ,  Sung-Man KIM ,  Jong-Hyuk LEE ,  Jong-Hwan LEE ,  Hyeon-Hwan KIM ,  Sang-Moon MOH ,  Jeong-Il KIM ,  Yeon-Kyu MOON

发明人： Hong-Woo LEE ,  Sung-Man KIM ,  Jong-Hyuk LEE ,  Jong-Hwan LEE ,  Hyeon-Hwan KIM ,  Sang-Moon MOH ,  Jeong-Il KIM ,  Yeon-Kyu MOON

IPC分类号： G11C19/00

CPC分类号： G11C19/28 ,  G09G3/3677 ,  G09G2300/0408

摘要： A pull-up driving part maintains a signal of a first node at a high level by receiving a turn-on voltage in response to one of a previous stage or a vertical start signal. A pull-up part outputs a clock signal through an output terminal in response to the signal of the first node. A first holding part maintains a signal of a second node at a high level or a low level when the signal of the first node is respectively low or high. A second holding part maintains the signal of the first node and a signal of the output terminal at a ground voltage in response to the signal of the second node or a delayed and inverted clock signal.

摘要翻译： 上拉驱动部分通过响应于前一级或垂直启动信号之一接收导通电压而将第一节点的信号保持在高电平。 上拉部分响应于第一节点的信号通过输出端子输出时钟信号。 当第一节点的信号分别为低或高时，第一保持部件将第二节点的信号保持在高电平或低电平。 第二保持部分响应于第二节点的信号或延迟和反相的时钟信号，将第一节点的信号和输出端的信号保持在接地电压。

公开(公告)号：US20060120160A1

公开(公告)日：2006-06-08

申请号：US11222799

申请日：2005-09-12

申请人： Haeng-Won Park ,  Seong-Young Lee ,  Yong-Soon Lee ,  Nam-Soo Kang ,  Seung-Hwan Moon ,  Bong-Jun Lee ,  Sung-Man Kim ,  Beom-Jun Kim ,  Yeon-Kyu Moon ,  Hyeong-Jun Park ,  Shin-Tack Kang

发明人： Haeng-Won Park ,  Seong-Young Lee ,  Yong-Soon Lee ,  Nam-Soo Kang ,  Seung-Hwan Moon ,  Bong-Jun Lee ,  Sung-Man Kim ,  Beom-Jun Kim ,  Yeon-Kyu Moon ,  Hyeong-Jun Park ,  Shin-Tack Kang

IPC分类号： G11C11/34 ,  G11C16/06

CPC分类号： G09G3/3648 ,  G02F1/1368 ,  G09G3/3614 ,  G09G3/3677 ,  G09G3/3688 ,  G09G2300/0426 ,  G09G2310/0262

摘要： A display device including a plurality of pixel electrodes arranged in a matrix including rows and columns and a plurality switching elements coupled with the pixel electrodes; a plurality of gate lines coupled with the switching elements and extending in a row direction, at least two gate lines assigned to a row; and a plurality of data lines coupled with the switching elements and extending in a column direction, a data line assigned to at least two columns, wherein each of the pixel electrodes has a first side and a second side that is farther from a data line than the first side, and the switching elements are disposed near the second sides of the pixel electrodes.

摘要翻译： 一种显示装置，包括：排列成包括行和列的矩阵的多个像素电极和与所述像素电极耦合的多个开关元件; 与开关元件耦合并沿行方向延伸的多条栅极线，分配给行的至少两条栅极线; 以及多个与所述开关元件耦合并沿列方向延伸的数据线，分配给至少两列的数据线，其中每个所述像素电极具有比数据线更远的第一侧和第二侧， 第一侧和开关元件设置在像素电极的第二侧附近。