公开(公告)号：US20130227321A1

公开(公告)日：2013-08-29

申请号：US13854616

申请日：2013-04-01

Applicant: Advanced Micro Devices, Inc.

Inventor： Alexander Branover ,  Norman M. Hack ,  Maurice B. Steinman ,  John Kalamatianos ,  Jonathan M. Owen

IPC: G06F1/32

CPC classification number: G06F1/3275 ,  G06F1/3203 ,  G06F1/324 ,  G06F1/3296 ,  G06F12/0864 ,  G06F2212/1028 ,  Y02D10/126 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/172

Abstract: A method and apparatus for dynamically controlling a cache size is disclosed. In one embodiment, a method includes changing an operating point of a processor from a first operating point to a second operating point, and selectively removing power from one or more ways of a cache memory responsive to changing the operating point. The method further includes processing one or more instructions in the processor subsequent to removing power from the one or more ways of the cache memory, wherein said processing includes accessing one or more ways of the cache memory from which power was not removed.

Abstract translation: 公开了一种用于动态控制高速缓存大小的方法和装置。 在一个实施例中，一种方法包括将处理器的操作点从第一操作点改变到第二操作点，以及响应于改变操作点而选择性地从高速缓冲存储器的一种或多种方式去除功率。 该方法还包括在从高速缓冲存储器的一个或多个方式移除电力之后处理处理器中的一个或多个指令，其中所述处理包括访问未去除功率的高速缓冲存储器的一种或多种方式。

公开(公告)号：US08832485B2

公开(公告)日：2014-09-09

申请号：US13854616

申请日：2013-04-01

Applicant: Advanced Micro Devices, Inc.

Inventor： Alexander Branover ,  Norman M. Hack ,  Maurice B. Steinman ,  John Kalamatianos ,  Jonathan M. Owen

IPC: G06F1/26 ,  G06F1/32 ,  G06F12/08

CPC classification number: G06F1/3275 ,  G06F1/3203 ,  G06F1/324 ,  G06F1/3296 ,  G06F12/0864 ,  G06F2212/1028 ,  Y02D10/126 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/172

Abstract: A method and apparatus for dynamically controlling a cache size is disclosed. In one embodiment, a method includes changing an operating point of a processor from a first operating point to a second operating point, and selectively removing power from one or more ways of a cache memory responsive to changing the operating point. The method further includes processing one or more instructions in the processor subsequent to removing power from the one or more ways of the cache memory, wherein said processing includes accessing one or more ways of the cache memory from which power was not removed.

Abstract translation: 公开了一种用于动态控制高速缓存大小的方法和装置。 在一个实施例中，一种方法包括将处理器的操作点从第一操作点改变到第二操作点，以及响应于改变操作点而选择性地从高速缓冲存储器的一种或多种方式去除功率。 该方法还包括在从高速缓冲存储器的一个或多个方式移除电力之后处理处理器中的一个或多个指令，其中所述处理包括访问未去除功率的高速缓冲存储器的一种或多种方式。