-
公开(公告)号：CN112486453B
公开(公告)日：2023-12-08
申请号：CN202011457936.9
申请日：2020-12-10
申请人： 上海金卓科技有限公司
摘要： 本发明实施例公开了一种异步先入先出寄存器以及芯片。该异步先入先出寄存器，包括：分离设置的读数据模块和写数据模块；写数据模块包括多个数据寄存器组；读数据模块包括与各数据寄存器组配对连接的多个配对读取单元，以及分别与各配对读取单元相连的第一时序控制电路；第一时序控制电路，用于根据读时钟信号，轮流向各配对读取单元传输所配对数据寄存器组中一个数据寄存器的读取地址；配对读取单元，用于根据读时钟信号，向所配对数据寄存器组发送第一时序控制电路实时传输的读取地址，或前一读时钟周期所保持的读取地址。可以允许选择数据在多于读时钟的一个周期内完成，可以实现合理地按照时钟域进行切分的方案。
-
公开(公告)号：CN113377580A
公开(公告)日：2021-09-10
申请号：CN202110717062.4
申请日：2021-06-28
申请人： 中国西安卫星测控中心
摘要： 本发明公开的一种地基遥测数据帧计数溢出修复和误码检测修复方法，包括对所有遥测站数据文件进行标准化处理并输出中间文件；选择包含起飞点火时刻的中间文件，依次遍历帧数据查找确定基准帧；根据当前帧的帧头时标计算对应的时标换算帧计数；判断当前帧记录帧计数和对应的时标换算帧计数是否一致，检测帧计数是否存在误码，并计算经过溢出修复后的帧计数即绝对帧计数。本发明根据遥测数据特点，利用遥测数据帧头时标和帧计数间的基本对应关系，处理帧计数起飞后归零、起飞帧与归零帧不一致等特殊情况，在不修正时标误差的情况下，实现帧计数的溢出修复和误码检测修复。
-
公开(公告)号：CN111651136A
公开(公告)日：2020-09-11
申请号：CN202010642490.0
申请日：2020-07-06
申请人： OPPO广东移动通信有限公司
发明人： 汪文义
IPC分类号： G06F5/14
摘要： 本申请实施例提供一种FIFO存储器、电子芯片及终端，该FIFO存储器包括：正向直通控制模块；正向直通控制模块，用于控制正向直通功能处于打开状态或关闭状态，正向直通功能是指将从写数据端口输入的数据传输至读数据端口的功能；当正向直通功能处于打开状态时，若FIFO存储器的寄存器堆为空，且存在对应于写数据端口的写操作，则将从写数据端口写入的数据传输至读数据端口。在本申请实施例提供的技术方案，该正向直通控制模块控制正向直通功能打开时，如果FIFO存储器的寄存器堆为空，则允许将从写数据端口写入的数据直接传输至读数据端口，可以减少寄存器堆为空时写入数据到读出数据之间的时延，提升运行效率。
-
公开(公告)号：CN101373424B
公开(公告)日：2011-10-12
申请号：CN200810222652.4
申请日：2008-09-19
申请人： 北京中星微电子有限公司
发明人： 张浩
IPC分类号： G06F5/14
摘要： 本发明提供了一种异步先进先出存储器的数据读写方法、装置及系统，所述异步FIFO系统包括先进先出存储器、写地址子系统和读地址子系统。其中，写地址子系统包括：写地址域格雷码编码器、写地址域地址跳转锁定单元、写地址域跨时钟同步寄存器、写地址域格雷码译码器、写地址单元；读地址子系统包括：读地址域格雷码编码器、读地址域地址跳转锁定单元、读地址域跨时钟同步寄存器、读地址域格雷码译码器、读地址单元。本发明通过在异步FIFO存储器地址从非2幂次边界跳转到初始地址时，对格雷码输出进行锁定以实现地址的稳定跳转，使得在异步FIFO地址深度不是2的幂次方时，可以通过格雷码实现异步FIFO，从而节省了系统的内存、硬件和功耗。
-
公开(公告)号：CN101034344B
公开(公告)日：2010-09-29
申请号：CN200710090488.1
申请日：2007-04-12
申请人： 华为技术有限公司
发明人： 沈启纲
IPC分类号： G06F5/14
摘要： 本发明实施例公开了一种先入先出存储器的门限配置方法、装置及先入先出存储器。该方法包括：获取先入先出存储器接收数据的速率；获取所述先入先出存储器发送数据的速率；依据：反压门限＝＜先入先出存储器的数据容量-[(接收数据的速率-发送数据的速率)/接收数据的速率)]*反压数据量，当所述接收数据的速率或发送数据的速率发生变化时，则配置所述先入先出存储器的反压门限。本发明实施例可以解决反压时先入先出存储器数据溢出的问题。
-
公开(公告)号：CN101034344A
公开(公告)日：2007-09-12
申请号：CN200710090488.1
申请日：2007-04-12
申请人： 华为技术有限公司
发明人： 沈启纲
IPC分类号： G06F5/14
摘要： 本发明涉及通信领域中先入先出存储器的门限配置方法、装置及先入先出存储器。一种先入先出存储器的门限配置方法，包括：获取先入先出存储器接收数据的速率；获取所述先入先出存储器发送数据的速率；依据：反压门限＝＜先入先出存储器的数据容量－[(接收数据的速率－发送数据的速率)/接收数据的速率)]*反压数据量，配置所述先入先出存储器的反压门限。本发明还公开了实现上述门限配置方法的一种先入先出存储器的门限配置装置及包括上述门限配置装置的先入先出存储器。本发明所公开的方法或装置根据检测到的先入先出存储器的输入及输出速率，配置先入先出存储器的门限，解决了反压时先入先出存储器数据溢出的问题。
-
公开(公告)号：CN117725013A
公开(公告)日：2024-03-19
申请号：CN202311774498.2
申请日：2023-12-21
申请人： 湖南长城银河科技有限公司
摘要： 本申请涉及一种基于SGPIO端口的数据交互方法、系统和设备。所述方法包括：根据外部设备输入数据的速率选择不同的采样方式，包括二级D触发器采样和异步FIFO采样。当选择异步FIFO采样方式时，初始化SGPIO端口(不论使用FIFO采样还是使用二级D触发器采样，SGPIO均直接映射到主机的处理器高速总线)，该SGPIO端口负责接收外部设备的输入信号、时钟信号和使能信号，然后利用FIFO将输入数据写入，最后主机从FIFO中读取数据。通过根据外部设备输入数据的速率选择采样方式，从而在不同工作条件下取得最佳性能。
-
公开(公告)号：CN111651136B
公开(公告)日：2023-06-30
申请号：CN202010642490.0
申请日：2020-07-06
申请人： OPPO广东移动通信有限公司
发明人： 汪文义
IPC分类号： G06F5/14
摘要： 本申请实施例提供一种FIFO存储器、电子芯片及终端，该FIFO存储器包括：正向直通控制模块；正向直通控制模块，用于控制正向直通功能处于打开状态或关闭状态，正向直通功能是指将从写数据端口输入的数据传输至读数据端口的功能；当正向直通功能处于打开状态时，若FIFO存储器的寄存器堆为空，且存在对应于写数据端口的写操作，则将从写数据端口写入的数据传输至读数据端口。在本申请实施例提供的技术方案，该正向直通控制模块控制正向直通功能打开时，如果FIFO存储器的寄存器堆为空，则允许将从写数据端口写入的数据直接传输至读数据端口，可以减少寄存器堆为空时写入数据到读出数据之间的时延，提升运行效率。
-
公开(公告)号：CN115904307A
公开(公告)日：2023-04-04
申请号：CN202310214572.9
申请日：2023-03-08
申请人： 鹏城实验室
IPC分类号： G06F5/14 , G06F16/2455 , G06F16/25
摘要： 本发明公开了一种数据缓存器溢出处理方法及通信系统，包括：发送机根据帧间隔周期以及帧持续周期产生初始数据信号，其中，所述帧持续周期小于或等于数据缓存器深度；发送机在所述初始数据信号的帧头设置同步头作为目标数据信号发送至接收机；接收机实时检测所述目标数据信号的同步头，当检测到同步头时，对所述数据缓存器写入所述目标数据信号，并在所述目标数据信号写入完成后，对所述数据缓存器读取所述目标数据信号以避免数据缓存器溢出。
-
公开(公告)号：CN106354686B
公开(公告)日：2019-03-26
申请号：CN201610700006.9
申请日：2016-08-22
申请人： 广州慧睿思通信息科技有限公司
摘要： 本发明公开了一种基于FPGA的SATA接口数据流控制器及控制方法，包括基元检测和控制模块、速率匹配模块、ROM模块、CRC计算和校验模块、数据加扰和解扰模块、数据选通模块以及SATA物理层模块；通过基元检测和控制模块实现对基元的有效控制，在发送数据时通过基元检测和控制模块对数据流进行AlignP基元的插入，在接收数据时速率匹配模块根据FIFO状态通过针去掉AlignP基元或无用的扰码序列实现打孔操作，通过插入AlignP基元实现插入操作，简化了SATA协议链路层和物理层的数据流控制的实现，简单有效实现对SATA协议基元控制和数据流速率匹配，解决了由于时钟频偏时间积累造成FIFO溢出的问题。
-
-
-
-
-
-
-
-
-
搜索结果
35 条记录 (耗时 0.016 秒)
