-
公开(公告)号：CN107800438A
公开(公告)日：2018-03-13
申请号：CN201710982070.5
申请日：2014-01-28
Applicant: 阿尔特拉公司
CPC classification number: H03M9/00 , H04J3/047 , H04J3/0608 , H04L7/0012 , H04L25/14
Abstract: 串行通道中的每个接收器电路均生成与主时钟信号对齐的同步时钟信号以允许无损坏地将数据同步传送到主时钟域上。每个接收器电路中的串并转换器电路响应于同步时钟信号中的一个同步时钟信号将串行数据信号转换为并行数据信号。相位检测电路基于同步时钟信号和主时钟信号之间的相位偏移生成相移的指示。时钟信号生成电路基于相移的指示提供对同步时钟信号的相位的调节。串并转换器电路基于对同步时钟信号的相位的调节来调节由并行数据信号所指示的比特的位置。
-
公开(公告)号：CN103716297B
公开(公告)日：2017-06-09
申请号：CN201310464784.9
申请日：2013-10-08
Applicant: 安华高科技通用IP(新加坡)公司
Inventor： 威廉·卡尔文·伍德拉夫
CPC classification number: H04L49/30 , H04J3/047 , H04J3/0697 , H04L45/745 , H04L49/40
Abstract: 本发明涉及用于实现具有高速接口的多芯片模块的方法。一种多芯片模块（MCM），可以包括基板、以及安装在基板上的第一和第二物理层（PHY）芯片。在一些实施方式中，第一PHY芯片包括复用器和PHY电路。复用器被配置为接收来自媒体访问控制（MAC）装置的复用的数据流，将复用的数据流解复用成第一和第二数据流，将第一数据流输出到PHY电路，并且将第二数据流输出到第二PHY芯片。在一些实施方式中，第一PHY包括路由器和PHY电路。路由器被配置为接收来自MAC装置的多个数据包，将具有第一地址的一个或多个数据包路由到PHY电路，并且将具有第二地址的一个或多个数据包路由到第二PHY芯片。
-
公开(公告)号：CN104347030B
公开(公告)日：2017-06-06
申请号：CN201410374624.X
申请日：2014-07-31
Applicant: 乐金显示有限公司
IPC: G09G3/3258 , G09G3/3291
CPC classification number: G09G3/3258 , G09G3/3291 , G09G2300/0852 , G09G2300/0861 , G09G2300/0876 , G09G2310/0216 , G09G2310/0289 , G09G2310/0297 , G09G2310/06 , G09G2310/08 , G09G2320/0219 , G09G2320/0233 , G09G2320/0242 , G09G2320/045 , H04J3/047 , H04Q11/04
Abstract: 使用多路分用电路的显示装置。公开了显示装置，其包括包含多个数据线、多个选通线以及连接到所述数据线和所述选通线的多个像素的显示面板。数据线包括第一数据线和第二数据线，并且像素包括第一颜色像素和第二颜色像素。显示装置还包括：数据驱动电路，其通过多个输出通道产生数据电压；选通驱动电路，其连接到选通线；和定时控制器，其产生去往数据驱动电路和选通驱动电路的控制信号。显示装置还包括具有第一多路分用开关和第二多路分用开关的多路分用切换电路，当多个第一多路分用开关导通时，第一多路分用开关将数据电压从输出通道提供到第一数据线，当多个第二多路分用开关导通时，第二多路分用开关将数据电压从输出通道提供到第二数据线。
-
公开(公告)号：CN102377703B
公开(公告)日：2016-08-10
申请号：CN201110218952.7
申请日：2011-08-02
Applicant: 索尼公司
Inventor： 下村幸雄
IPC: H04L25/02
CPC classification number: H04J3/0685 , H03M9/00 , H04J3/047
Abstract: 一种发送电路和通信系统，包括：彼此并行布置的多个线路块，被配置以将从对应的线路供应的并行数据转换为串行数据，并输出所述串行数据；以及时钟使能器块，包括至少一个时钟使能器，用于响应于使能信号，在驱动时钟的多个周期之后向所述多个线路块输出用基准时钟锁定相位的所述驱动时钟。所述多个线路块的每个具有：分频器，用于划分从所述块使能器块供应的所述驱动时钟以生成分频时钟和负载信号，以及并行到串行转换器，用于与所述分频器生成的分频时钟和负载信号以及所述时钟使能器块生成的驱动时钟同步地，将从所述对应的线路供应的并行数据转换为串行数据。
-
公开(公告)号：CN105406931A
公开(公告)日：2016-03-16
申请号：CN201510405908.5
申请日：2015-07-10
Applicant: 雅特生嵌入式计算有限公司
IPC: H04J3/02
CPC classification number: H04L49/103 , H04J3/047 , H04J3/1623 , H04Q11/08
Abstract: 本文公开高速串行器/解串器通道上的时分复用数据聚合。一种数字信号接口包括复用器，该复用器被耦接用于从微处理器、微控制器或现场可编程门阵列(FPGA)中至少一个接收多个数据信号，该复用器复用多个数据信号。该接口进一步包括串行器/解串器(SerDes)收发机，该串行器/解串器(SerDes)收发机被耦接用于接收所复用的多个数据信号，该SerDes收发机串行化所复用的多个数据信号并发送所串行化的多个数据信号。
-
Patent Agency Ranking
公开(公告)号：CN105191186A
公开(公告)日：2015-12-23
申请号：CN201380074965.9
申请日：2013-03-26
Applicant: 三菱电机株式会社
CPC classification number: H04L7/0075 , H04J3/047 , H04J3/0602 , H04J3/0688 , H04J3/0691 , H04J3/1652 , H04J14/08 , H04L25/14 , H04L25/4917
Abstract: 一种多值调制光发送/接收装置，具有：MLD发送部(12)，其对ITU-T规定的OTN帧(3)实施OTN-MLD规定的通道旋转处理；以及数据复制部(13)，其对实施了通道旋转处理后的OTN帧实施伴随多个通道间的数据复制的数据复制处理，该多值调制光发送/接收装置将OTN帧分配到多个通道进行传送，该多值调制光发送/接收装置还具有数据重排部(11)，其设置于MLD发送部的前级，实施数据重排处理，该数据重排处理为预先将实施通道旋转处理前的OTN帧的开销(30)的帧同步模式(300)从具有开销的第1通道复制到不具有开销的其它通道，并且把将要被帧同步模式覆盖的有效载荷(31)退避至开销的预约区域(301)，以在接收侧能够对其进行复原。
-
公开(公告)号：CN102480307B
公开(公告)日：2015-06-03
申请号：CN201110377825.1
申请日：2011-11-24
Applicant: 特拉博斯股份有限公司
Inventor： 肯尼斯·哈恩
IPC: H04B1/40
Abstract: 本发明涉及一种收发器单元，特别公开了一种用于相位同步回路的从站端的收发器单元及其操作方法以及用于相位同步回路的主站端的收发器单元及其操作方法。一种相位同步光主从回路在从站端处包括：处理器(105)，被配置为将第一定时信号包括在要发射到主站端的比特流中，检测从主站端接收到的比特流中的第二定时信号，以及基于第一定时信号的传输时刻、第一时间戳、第二定时信号的接收时刻以及第二时间戳来计算在再生的相位信号与基准相位信号之间的相位差。处理器被配置为从接收到的比特流中读取时间戳，接收到的比特流与根据接收线路编码的接收到的光信号相对应。因此，对于相位同步来说，没有必要进行数据格式转换。
-
公开(公告)号：CN102571250B
公开(公告)日：2015-04-08
申请号：CN201210009032.9
申请日：2007-11-08
Applicant: 菲尼萨公司
Inventor： 克里斯托弗·R·科莱
CPC classification number: H04J3/047 , H03M9/00 , H04J3/0685 , H04L7/0008
Abstract: 一种光电设备实现串化器阵列电路或多通道CDR电路以缩减电路的成本及尺寸。高效的串化器阵列电路包括共用单个CMU的功能性的多个串化器块，以将多个串行信号从串化器块的最终级时钟脉冲输出。高效的多通道CDR电路包括用于获取多个数据信号中的一个数据信号的时钟的单个CDR，以及使用恢复的时钟来获取多个数据信号的数据的多个DLL。作为另一种选择，高效的多通道CDR电路包括单个频率采集回路及多个数据采集回路。
-
公开(公告)号：CN104347030A
公开(公告)日：2015-02-11
申请号：CN201410374624.X
申请日：2014-07-31
Applicant: 乐金显示有限公司
IPC: G09G3/32
CPC classification number: G09G3/3258 , G09G3/3291 , G09G2300/0852 , G09G2300/0861 , G09G2300/0876 , G09G2310/0216 , G09G2310/0289 , G09G2310/0297 , G09G2310/06 , G09G2310/08 , G09G2320/0219 , G09G2320/0233 , G09G2320/0242 , G09G2320/045 , H04J3/047 , H04Q11/04
Abstract: 使用多路分用电路的显示装置。公开了显示装置，其包括包含多个数据线、多个选通线以及连接到所述数据线和所述选通线的多个像素的显示面板。数据线包括第一数据线和第二数据线，并且像素包括第一颜色像素和第二颜色像素。显示装置还包括：数据驱动电路，其通过多个输出通道产生数据电压；选通驱动电路，其连接到选通线；和定时控制器，其产生去往数据驱动电路和选通驱动电路的控制信号。显示装置还包括具有第一多路分用开关和第二多路分用开关的多路分用切换电路，当多个第一多路分用开关导通时，第一多路分用开关将数据电压从输出通道提供到第一数据线，当多个第二多路分用开关导通时，第二多路分用开关将数据电压从输出通道提供到第二数据线。
-
公开(公告)号：CN101867850B
公开(公告)日：2014-08-20
申请号：CN201010191370.X
申请日：2010-06-03
Applicant: 中兴通讯股份有限公司
IPC: H04Q11/00
CPC classification number: H04J14/0227 , H04J3/047 , H04J3/1652 , H04J14/02 , H04J2203/0046
Abstract: 本发明涉及一种实现OTN中交叉颗粒度自适应的方法及装置，其方法包括：获取由成帧芯片处理后的光口侧OTN业务信号，并对OTN业务信号中的当前级ODU帧中的帧头进行判定；当判定定帧成功时，对当前级ODU帧进行逐级解复接处理，得到不同级别交叉颗粒度；为不同级别交叉颗粒度选择输出通道；对输出的不同级别交叉颗粒度进行映射处理成固定速率业务信号，并将固定速率业务信号输出给背板端口，由背板端口发往交叉板。本发明可以在不占用任何OTN开销的前提下，能够自适应配置线路侧单板交叉颗粒度，使客户业务变更时不需要手动修改线路侧单板的交叉颗粒度便能实现正常通信。
-
-
-
-
-
-
-
-
-
Search Results
139
records
(took 0.154 seconds)
