信息处理设备
    2.
    发明公开

    公开(公告)号:CN101251793A

    公开(公告)日:2008-08-27

    申请号:CN200810007989.3

    申请日:2008-02-22

    发明人: 山崎恭启

    IPC分类号: G06F9/38

    摘要: 本发明提供了一种信息处理设备,所述信息处理设备具有预解码器,对输入指令中的操作码进行解码,生成条件转移指令信息和指令类型信息,并将条件转移指令信息、指令类型信息和删除了操作码的输入指令写入指令缓存存储器,所述条件转移指令信息指示输入指令是条件转移指令,所述指令类型信息在输入指令是条件转移指令时指示条件转移指令的类型;以及历史信息写单元,作为指令缓存存储器中存储的条件转移指令的运行结果,将指示条件转移指令是否被转移的历史信息写入指令缓存存储器中的如下区域,其中条件转移指令的操作码被删除。

    处理器、协处理器、信息处理系统及其方法

    公开(公告)号:CN102109979A

    公开(公告)日:2011-06-29

    申请号:CN201010598247.X

    申请日:2010-12-21

    申请人: 索尼公司

    发明人: 坂口浩章

    IPC分类号: G06F9/38

    摘要: 一种处理器包括:缓冲器,用于将不具有操作数的指令序列分离为多个段,并存储这些段;数据保存器,用于保存将被处理的数据;译码器,用于参考所述数据,并从序列的顶部顺序地译码这些指令中的至少一个;指令执行单元,用于执行指令;以及指令序列控制单元,用于根据译码结果来控制指令序列的更新。当所译码的顶部指令是分支指令时,如果发生分支,则指令序列控制单元更新序列,使得段之一的顶部指令位于序列的顶部处。如果不发生分支,则指令序列控制单元更新序列,使得紧跟在分支指令之后的下一个指令位于序列的顶部处。

    执行相对指令
    4.
    发明公开

    公开(公告)号:CN101911016A

    公开(公告)日:2010-12-08

    申请号:CN200980101766.6

    申请日:2009-01-07

    IPC分类号: G06F9/32 G06F9/30

    摘要: 本发明涉及一种用于执行相对指令的方法、系统和程序产品,当执行所述执行相对指令时提取和执行相对地址处的目标指令,于是将处理返回至在所述执行相对指令之后的下一指令。通过将所述程序计数器的值与符号扩展即时字段相加来形成相对地址。可选地,在执行之前,通过对比特与目标指令的预定比特进行或操作的执行来修改所提取的目标指令。