-
公开(公告)号：CN107037803A
公开(公告)日：2017-08-11
申请号：CN201710027205.2
申请日：2017-01-16
Applicant: 帝斯贝思数字信号处理和控制工程有限公司
IPC: G05B23/02
CPC classification number: G06F17/509 , G06F13/4208 , G05B23/0213
Abstract: 本发明描述和阐述了一种用于仿真残余总线控制仪组合的计算机实现的方法，其中，所述残余总线控制仪组合包括至少两个经由总线系统相连接的残余总线控制仪，并且所述残余总线控制仪组合与至少一个另外的控制仪经由总线系统相连接，其中，描述残余总线控制仪的通信关系，基于所述通信关系生成用于仿真残余总线控制仪的程序代码，并且借助于程序代码的可执行的文本在仿真计算机上对残余总线控制仪组合进行仿真。通过如下方式能实现对残余总线控制仪组合的简化和灵活的仿真，即，为残余总线控制仪生成唯一的共同的残余总线控制仪模型作为用于仿真残余总线控制仪的程序代码。此外，本发明涉及一种用于仿真残余总线控制仪组合的设备。
-
公开(公告)号：CN104268108A
公开(公告)日：2015-01-07
申请号：CN201410457040.9
申请日：2014-09-10
Applicant: 南京国电南自美卓控制系统有限公司
IPC: G06F13/38
CPC classification number: G06F13/4208 , G06F13/4018 , G06F13/4286
Abstract: 本发明公开了一种实现RS232向BLVDS总线转换的方法，将要发送的数据通过RS232接口发送到FPGA，FPGA接收到处理器发来的数据,将其存储到内部的FIFO中，同时，FPGA实时监测FIFO的状态标志，当监测到FIFO空标志为零，打开BLVDS总线使能输出端口OE，取出FIFO的数据，将其发送到BLVDS总线上，以实现多点或背板的数据通信。默写设备只有RS-232接口，因此数据抗干扰性能以及只能实现点到点的数据通信制约了这些设备的应用，而本发明的方法，可以实现RS-232向BLVDS总线的转换，从而提高了数据抗干扰性能以及可以实现多点以及背板通信。
-
公开(公告)号：CN101819562B
公开(公告)日：2013-08-21
申请号：CN201010154774.1
申请日：2003-01-30
Applicant: 英特尔公司
Inventor： 兰迪·奥斯本
IPC: G06F13/42
CPC classification number: G06F13/4208
Abstract: 提出了一种包含第一集线器的设备。总线连接到第一集线器。第二集线器连接到总线。第一集线器形成并传送包含头部的流动分组。存储器连接到处理器。第一集线器连接到处理器。第二集线器连接到第一集线器。许多外围部件连接到第二集线器。第一集线器形成并传送包含一个分组头部的流动分组。
-
公开(公告)号：CN1636198B
公开(公告)日：2010-11-24
申请号：CN03804203.7
申请日：2003-01-30
Applicant: 英特尔公司
Inventor： 兰迪·奥斯本
IPC: G06F13/42
CPC classification number: G06F13/4208
Abstract: 提出了一种包含第一集线器的设备。总线连接到第一集线器。第二集线器连接到总线。第一集线器形成并传送包含头部的流动分组。存储器连接到处理器。第一集线器连接到处理器。第二集线器连接到第一集线器。许多外围部件连接到第二集线器。第一集线器形成并传送包含一个分组头部的流动分组。
-
公开(公告)号：CN101819562A
公开(公告)日：2010-09-01
申请号：CN201010154774.1
申请日：2003-01-30
Applicant: 英特尔公司
Inventor： 兰迪·奥斯本
IPC: G06F13/42
CPC classification number: G06F13/4208
Abstract: 提出了一种包含第一集线器的设备。总线连接到第一集线器。第二集线器连接到总线。第一集线器形成并传送包含头部的流动分组。存储器连接到处理器。第一集线器连接到处理器。第二集线器连接到第一集线器。许多外围部件连接到第二集线器。第一集线器形成并传送包含一个分组头部的流动分组。
-
Patent Agency Ranking
公开(公告)号：CN1636198A
公开(公告)日：2005-07-06
申请号：CN03804203.7
申请日：2003-01-30
Applicant: 英特尔公司
Inventor： 兰迪·奥斯本
IPC: G06F13/42
CPC classification number: G06F13/4208
Abstract: 提出了一种包含第一集线器的设备。总线连接到第一集线器。第二集线器连接到总线。第一集线器形成并传送包含头部的流动分组。存储器连接到处理器。第一集线器连接到处理器。第二集线器连接到第一集线器。许多外围部件连接到第二集线器。第一集线器形成并传送包含一个分组头部的流动分组。
-
公开(公告)号：CN1181440C
公开(公告)日：2004-12-22
申请号：CN00804646.8
申请日：2000-03-03
Applicant: 国际商业机器公司
Inventor： 丹尼尔·M·德勒普斯 , 弗兰克·D·福莱欧勒 , 克文·C·高尔
IPC: G06F13/42
CPC classification number: G06F13/4208 , H04L7/04
Abstract: 实现了动态波动流水线接口装置和方法。从发送电路接收的数据信号在被寄存到接收装置中之前经由对应于每个信号的可编程延时装置进行延时。在每个延时装置中的可编程延时是根据一个初始化过程设置的，从而使每个信号按照最迟到达的信号去掉偏斜。于是，控制数字信号锁定的输入/输出(I/O)时钟的相位被调节，从而使锁定变换基本上处于数据有效窗口的中央。
-
公开(公告)号：CN107423245A
公开(公告)日：2017-12-01
申请号：CN201710363329.8
申请日：2017-05-22
Applicant: 罗伯特·博世有限公司
CPC classification number: G06F11/261 , G05B19/0428 , G06F11/3656 , G06F13/4004 , G06F13/4208
Abstract: 本发明涉及用于观测控制设备的内部数据的方法和设备。一种用于运用控制设备（11）的方法（10），其特征在于如下特征：- 与所述控制设备（11）同时地，软件在第二设备（12）上被实施，- 在实施期间，共同的输入参量（13）被输送给所述控制设备（11）和所述第二设备（12），而且- 从所述第二设备（12）读出由所述软件提供的输出数据（16）。
-
公开(公告)号：CN106557447A
公开(公告)日：2017-04-05
申请号：CN201611072911.0
申请日：2016-11-29
Applicant: 中国电子科技集团公司第二十九研究所
CPC classification number: G06F13/4004 , G06F13/4208
Abstract: 本发明公开了一种通用总线接口转换与预处理装置，涉及电子产品自动测试接口转换装置。本发明采用的技术方案如下：包括至少两类总线接口、存储器、人机交互设备及第一处理器；所述总线接口用于与待测试电子产品的总线接口连接；存储器用于存储各类总线接口对应的总线协议；人机交互设备用于接收操作人员输入的配置信息；所述配置信息包括总线接口类型；第一处理器用于根据所述配置信息调用对应的总线协议，并根据所述总线协议对总线接口输入的数据进行解析并将解析内容封装为特定格式的数据包存储或发送给外围设备。
-
公开(公告)号：CN106055510A
公开(公告)日：2016-10-26
申请号：CN201610415725.6
申请日：2016-06-15
Applicant: 中国电子科技集团公司第五十八研究所
IPC: G06F13/42
CPC classification number: G06F13/4208
Abstract: 本发明涉及一种基于FPGA配置总线位宽自动检测的控制系统，包括：数据移位寄存器，由32位的寄存器组成，寄存器从低到高依次移位，数据移位寄存器中的Reg[31:0]分别与配置芯片中Pattern的D[31:0]一一对应；位宽检测器，用于检测数据移位寄存器中的Reg[7:0]，位宽检测器确定外部数据总线宽度后告知控制器；控制器，用于根据配置模式及总线位宽，启动控制系统内部相对应配置接口电路与配置芯片进行有效的通讯。本发明内增加一个自动检测位宽的模块，就不需要专门用I/O口来告知FPGA的控制系统当前配置模式是用几位宽的总线。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.019 seconds)
