-
公开(公告)号：CN118550587A
公开(公告)日：2024-08-27
申请号：CN202411020461.5
申请日：2024-07-29
申请人： 上海芯联芯智能科技有限公司
IPC分类号： G06F9/318 , G06F9/30 , G06F9/38 , G06F1/3234
摘要： 一种指令编译方法及一种指令处理方法，指令编译方法应用于编译器，包括：获取多个精简指令集指令；将多个精简指令集指令中无依赖关系的精简指令集指令提取为指令组；判断若将所述指令组中的各精简指令集指令打包成一条超长指令字，是否可以使所述超长指令字的空缺程度小于等于设定阈值；若是，则将所述指令组打包成的所述超长指令字作为一条指令；否则，将指令组中的每条精简指令集指令各自作为一条指令。指令处理方法应用于中央处理器，包括：获取指令；若指令为超长指令字，则将超长指令字中的每个精简指令集指令分别发送至各条启用的流水线上并行执行；若指令为精简指令集指令，则将精简指令集指令发送至启用的多条流水线的一条上执行。
-
公开(公告)号：CN118069222A
公开(公告)日：2024-05-24
申请号：CN202410236005.8
申请日：2023-10-24
申请人： 上海芯联芯智能科技有限公司
IPC分类号： G06F9/30
摘要： 本发明实施例提供一种指令执行方法及装置，包括：CPU在用户态执行指令的过程中，若确定当前指令为非法指令，则切换至内核态；CPU在内核态下将非法指令发送至协处理器；协处理器对非法指令进行模拟运行，得到模拟结果；CPU在内核态下获取模拟结果后，切换至用户态下继续执行后续指令。使用协处理器对非法指令进行模拟的效率会高于使用CPU对非法指令进行模拟的效率。通过内核和协处理器协同模拟，内核负责把需要模拟的指令取出来，然后协处理器来模拟指令，从而提高指令转译/指令模拟的效率。
-
公开(公告)号：CN117573419B
公开(公告)日：2024-04-26
申请号：CN202410059259.7
申请日：2024-01-16
申请人： 上海芯联芯智能科技有限公司
发明人： 张荣
IPC分类号： G06F11/07
摘要： 本申请提供一种页面异常处理方法及装置，包括：内核接收用户程序触发的页面异常；确定所述页面异常对应的访存地址位于内核空间，且所述用户程序具有访问所述访存地址对应页面的访问权限后，所述内核获取所述用户程序中触发所述页面异常的指令并模拟执行所述指令。该方案，不再无条件将访问内核空间视作内存误用，允许用户程序的页表同时涵盖用户空间和内核空间，且通过内核模拟执行用户程序中触发页面异常的指令，因此，能够满足在不改变硬件的情况实现用户空间的扩展。
-
公开(公告)号：CN117829051A
公开(公告)日：2024-04-05
申请号：CN202410005222.6
申请日：2024-01-02
申请人： 上海芯联芯智能科技有限公司
发明人： 章智慧
IPC分类号： G06F30/3308 , G06F115/02 , G06F115/08
摘要： 本发明提供一种基于C语言的SoC验证方法和平台。所述方法包括：生成功能模块的配置类，所述配置类包括需要进行随机的寄存器的位域以及配置类打印函数；基于SV语言设计所述功能模块的测试用例的配置类；在功能模块的配置类的随机完成后，利用所述测试用例的配置类调用所述功能模块的配置类中的配置类打印函数打印生成符合C语言语法的随机结果文件；基于C语言形成所述功能模块的测试代码，所述测试代码能够调用所述随机结果文件；对所述测试代码和所述随机结果文件进行编译、链接生成所述测试用例的可执行文件；基于所述测试用例的可执行文件对所述功能模块进行验证。这样，解决了C语言不能像SV语言那样进行受约束的随机数的产生的问题。
-
公开(公告)号：CN117787160A
公开(公告)日：2024-03-29
申请号：CN202410207522.2
申请日：2024-02-26
申请人： 上海芯联芯智能科技有限公司
发明人： 杨展悌
IPC分类号： G06F30/3312 , G06F30/337
摘要： 一种生成数字电路的硬件描述语言的方法及装置，用以基于大语言模型生成准确的数字电路的硬件描述语言。该方法包括：根据数字电路的信号功能描述，生成所述数字电路对应的各信号的波形图；基于预设的转换标准，按照信号时序将所述各信号的波形图分别转换为各信号字符序列；将所述各信号字符序列及所述数字电路的非信号功能描述，输入至大语言模型，得到所述数字电路的硬件描述语言。
-
公开(公告)号：CN117112029B
公开(公告)日：2024-03-12
申请号：CN202311378936.3
申请日：2023-10-24
申请人： 上海芯联芯智能科技有限公司
IPC分类号： G06F9/30
摘要： 本发明实施例提供一种指令执行方法及装置，包括：CPU在用户态执行指令的过程中，若确定当前指令为非法指令，则切换至内核态；CPU在内核态下将非法指令发送至协处理器；协处理器对非法指令进行模拟运行，得到模拟结果；CPU在内核态下获取模拟结果后，切换至用户态下继续执行后续指令。使用协处理器对非法指令进行模拟的效率会高于使用CPU对非法指令进行模拟的效率。通过内核和协处理器协同模拟，内核负责把需要模拟的指令取出来，然后协处理器来模拟指令，从而提高指令转译/指令模拟的效率。
-
公开(公告)号：CN117608861A
公开(公告)日：2024-02-27
申请号：CN202410076225.9
申请日：2024-01-18
申请人： 上海芯联芯智能科技有限公司
摘要： 本申请实施例提供了一种中央处理器CPU装置，涉及计算机技术领域，该装置包括：控制单元CU、算术逻辑单元ALU、存储单元MU；所述ALU中包括多个算子模块；所述CU用于确定待执行运算的算子调用顺序并将所述算子调用顺序和所述待执行运算中的操作数发送至所述ALU；所述ALU用于依序调用所述算子调用顺序中的各算子模块进行对应操作数的运算，得到所述待执行运算的运算结果，并将所述运算结果存储至所述MU中。通过控制单元CU将待执行运算的算子调用顺序以及待执行运算所需的操作数发送至ALU，在ALU执行待执行运算时，在ALU内部可以一次完成待执行运算，避免了ALU多次与存储单元交互而导致运算效率降低。
-
公开(公告)号：CN117369306A
公开(公告)日：2024-01-09
申请号：CN202311479712.1
申请日：2023-11-07
申请人： 上海芯联芯智能科技有限公司
发明人： 杜福建
IPC分类号： G05B17/02
摘要： 本发明提供一种自适应IO电平的JTAG仿真器，其包括：JTAG仿真模拟电路，其通过输出端输出预定电平的JTAG信号；JTAG连接器，其用于与目标板连接；电平转接电路，其使能端与JTAG仿真模拟电路的第一使能信号输出端相连，其信号输入端与JTAG仿真模拟电路的输出端相连，其信号输出端与JTAG连接器相连，电平转接电路包括多种电平转换电路，电平转接电路工作时，仅选择一种电平转换电路作为当前电平转换电路；IO电平检测电路，其输入端经JTAG连接器与目标板的Vref引脚相连，其输出端与JTAG仿真模拟电路的IO电平输入端相连，其用于检测到目标板的IO电平。与现有技术相比，本发明通过目标板的IO电平，自动去适配电平转换电路，无需人工接线或者手工找适配板，杜绝出错风险。
-
公开(公告)号：CN117273067A
公开(公告)日：2023-12-22
申请号：CN202311548034.X
申请日：2023-11-20
申请人： 上海芯联芯智能科技有限公司
发明人： 杨展悌
IPC分类号： G06N3/045 , G06N3/082 , G06F18/214 , G06N5/04 , G06F17/16
摘要： 一种基于大语言模型的对话响应方法及装置，包括：获取用户对用户专属的大语言模型进行第N次微调的对话文本；通过对话文本对微调大语言模型各层的自注意力模块进行调整；微调大语言模型是第M次整体调整后的大语言模型或是第N‑1次微调后的大语言模型；基于对话文本的输出特征，调整自注意力模块的微调值矩阵的参数，直至符合大语言模型的精度要求，得到第N次调整后的微调值矩阵；根据基准值矩阵与第N次调整后的微调值矩阵，得到第N次调整后的值矩阵；基于各层的自注意力模块的基准查询矩阵、基准键矩阵和第N次调整后的值矩阵，生成第N次调整后的大语言模型；将第N次调整后的大语言模型作为用户的专属大语言模型，与用户继续进行对话。
-
公开(公告)号：CN117171075A
公开(公告)日：2023-12-05
申请号：CN202311405894.8
申请日：2023-10-27
申请人： 上海芯联芯智能科技有限公司
IPC分类号： G06F13/28 , G06F15/163
摘要： 本发明实施例提供一种电子设备及任务处理方法，包括：处理器CPU、协处理器子系统、存储器直接访问控制器DMAC和存储器；协处理器子系统包括协处理器管理单元CPMU、子总线和与子总线直连的协处理器CP；CPU用于将待处理任务存储至存储器，并向CPMU发送用于指示处理待处理任务的任务处理请求；协处理器子系统用于通过DMAC经总线从存储器读取待处理任务；CPMU用于通过控制至少一个CP在协处理器子系统内处理待处理任务，协处理器子系统，用于通过DMAC经总线将待处理任务的处理结果写入存储器；CPMU用于向CPU发送任务完成响应；CPU用于根据任务完成响应，从存储器获取处理结果。
-
-
-
-
-
-
-
-
-
搜索结果
119 条记录 (耗时 0.07 秒)
