电子部件及其制造方法
    3.
    发明授权

    公开(公告)号:CN104078192B

    公开(公告)日:2017-05-03

    申请号:CN201410122632.5

    申请日:2014-03-28

    Abstract: 本发明的目的在于提高线圈部件的焊盘电极与其下层的内部端子电极的接合强度。其中,线圈部件(1)具备设置在基板(10)上的薄膜线圈层(11)、设置在薄膜线圈层(11)的表面的焊盘电极(12a~12d)。薄膜线圈层(11)具备分别连接于螺旋形导体(16,17)的相对应的一端的内部端子电极(24a~24d)、覆盖内部端子电极(24a~24d)的第4绝缘层(15d)、形成在绝缘层(15d)并露出内部端子电极(24a~24d)的开口(ha~hd)。开口(ha~hd)具有在俯视图中比相对应的内部端子电极的周缘更向外侧突出的部分,由此,内部端子电极(24a~24d)的上面(TS)和侧面(SS)均从相对应的开口(ha~hd)露出。焊盘电极(12a~12d)在开口(ha~hd)的内部与内部端子电极(24a~24d)的上面(TS)和侧面(SS)均相抵接。

    线圈部件以及内藏该线圈部件的电路基板

    公开(公告)号:CN107025989A

    公开(公告)日:2017-08-08

    申请号:CN201610911346.6

    申请日:2016-10-19

    Abstract: 本发明提供一种不使平面尺寸增大而能够调整磁耦合率的线圈部件。所述线圈部件具备:平面螺旋形导体(21);被层叠于平面螺旋形导体(21)并且向与平面螺旋形导体(21)相反的方向被卷绕的平面螺旋形导体(22);被连接于平面螺旋形导体(21)的外周端(21a)的外部端子(41);被连接于平面螺旋形导体(22)的外周端(22a)的外部端子(42);和被共同连接于平面螺旋形导体(21)、(22)的内周端(21b)、(22b)的外部端子(43)。根据本发明,因为在层叠方向上使2个平面螺旋形导体磁耦合,所以能够不对产品的平面尺寸产生影响而调整磁耦合率。

    电子部件及其制造方法
    5.
    发明公开

    公开(公告)号:CN104078192A

    公开(公告)日:2014-10-01

    申请号:CN201410122632.5

    申请日:2014-03-28

    Abstract: 本发明的目的在于提高线圈部件的焊盘电极与其下层的内部端子电极的接合强度。其中,线圈部件(1)具备设置在基板(10)上的薄膜线圈层(11)、设置在薄膜线圈层(11)的表面的焊盘电极(12a~12d)。薄膜线圈层(11)具备分别连接于螺旋形导体(16,17)的相对应的一端的内部端子电极(24a~24d)、覆盖内部端子电极(24a~24d)的第4绝缘层(15d)、形成在绝缘层(15d)并露出内部端子电极(24a~24d)的开口(ha~hd)。开口(ha~hd)具有在俯视图中比相对应的内部端子电极的周缘更向外侧突出的部分,由此,内部端子电极(24a~24d)的上面(TS)和侧面(SS)均从相对应的开口(ha~hd)露出。焊盘电极(12a~12d)在开口(ha~hd)的内部与内部端子电极(24a~24d)的上面(TS)和侧面(SS)均相抵接。

    线圈部件以及内藏该线圈部件的电路基板

    公开(公告)号:CN107025989B

    公开(公告)日:2019-11-05

    申请号:CN201610911346.6

    申请日:2016-10-19

    Abstract: 本发明提供一种不使平面尺寸增大而能够调整磁耦合率的线圈部件。所述线圈部件具备:平面螺旋形导体(21);被层叠于平面螺旋形导体(21)并且向与平面螺旋形导体(21)相反的方向被卷绕的平面螺旋形导体(22);被连接于平面螺旋形导体(21)的外周端(21a)的外部端子(41);被连接于平面螺旋形导体(22)的外周端(22a)的外部端子(42);和被共同连接于平面螺旋形导体(21)、(22)的内周端(21b)、(22b)的外部端子(43)。根据本发明,因为在层叠方向上使2个平面螺旋形导体磁耦合,所以能够不对产品的平面尺寸产生影响而调整磁耦合率。

    电子部件及其制造方法
    7.
    发明授权

    公开(公告)号:CN104051125B

    公开(公告)日:2017-07-11

    申请号:CN201410095217.5

    申请日:2014-03-14

    Abstract: 本发明提供抑制层叠导体图案时各导体层的高度偏差并确保最上层的导体图案的上表面的平坦性的电子部件及其制造方法。电子部件具备包含第1导体图案(P1)的第1导体层、覆盖第1导体层的第1绝缘层、贯通第1绝缘层而使第1导体图案(P1)的上表面和侧面露出的第1开口(h1)、设置在第1绝缘层上且通过第1开口(h1)而连接于第1导体图案(P1)的包含第2导体图案(P2)的第2导体层。第1开口(h1)的内侧的平面区域即第1开口区域具有形成有第1导体图案(P1)的第1区域、以及未形成有第1导体图案(P1)的第2区域,第2导体图案(P2)埋入到第1开口(h1)的第1区域和第2区域的双方。

    电子部件及其制造方法
    8.
    发明公开

    公开(公告)号:CN104051125A

    公开(公告)日:2014-09-17

    申请号:CN201410095217.5

    申请日:2014-03-14

    Abstract: 本发明提供抑制层叠导体图案时各导体层的高度偏差并确保最上层的导体图案的上表面的平坦性的电子部件及其制造方法。电子部件具备包含第1导体图案(P1)的第1导体层、覆盖第1导体层的第1绝缘层、贯通第1绝缘层而使第1导体图案(P1)的上表面和侧面露出的第1开口(h1)、设置在第1绝缘层上且通过第1开口(h1)而连接于第1导体图案(P1)的包含第2导体图案(P2)的第2导体层。第1开口(h1)的内侧的平面区域即第1开口区域具有形成有第1导体图案(P1)的第1区域、以及未形成有第1导体图案(P1)的第2区域,第2导体图案(P2)埋入到第1开口(h1)的第1区域和第2区域的双方。

Patent Agency Ranking