公开(公告)号：CN105981106A

公开(公告)日：2016-09-28

申请号：CN201580008215.0

申请日：2015-02-11

Applicant: IMEC非营利协会 ,  荷兰应用自然科学研究组织TNO

Inventor： K·J·R·明尼 ,  G·基淋克 ,  J·吉诺

IPC: G11C29/00 ,  H01L21/66 ,  H01L51/00 ,  H01L27/12 ,  H01L27/28 ,  H01L51/05 ,  G11C11/56 ,  G11C13/00

CPC classification number: H01L51/0022 ,  G11C17/146 ,  G11C29/028 ,  G11C29/50004 ,  G11C2029/0403 ,  G11C2029/5002 ,  H01L22/14 ,  H01L22/22 ,  H01L27/283 ,  H01L51/0055 ,  H01L51/0512

Abstract: 提供了一种薄膜电路的制造方法，该方法包括：(a)获取包括具有输出的至少一个逻辑门电路的薄膜电路，至少一个逻辑门电路包括多个驱动晶体管和多个负载元件，至少一个负载元件电连接到输出；(b)将一系列预定电压图案顺序地提供给多个驱动晶体管，电压图案包括在相应驱动晶体管的栅极和源极之间分别施加的一组电压；(c)测量与一系列预定电压图案相对应的至少一个逻辑门电路的一系列输出电压值；(d)将一系列输出电压值与一系列相应的预定参考输出电压值进行比较；(e)在输出电压值与相应的预定参考输出电压值不匹配的情况下，调节电连接到输出的负载元件的数量；以及(f)重复步骤(b)至(e)，直至一系列输出电压值与一系列预定参考输出电压值匹配。

公开(公告)号：CN105981106B

公开(公告)日：2019-08-02

申请号：CN201580008215.0

申请日：2015-02-11

Applicant: IMEC ,  非营利协会 ,  荷兰应用自然科学研究组织TNO

Inventor： K·J·R·明尼 ,  G·基淋克 ,  J·吉诺

IPC: G11C29/00 ,  H01L21/66 ,  H01L51/00 ,  H01L27/12 ,  H01L27/28 ,  H01L51/05 ,  G11C11/56 ,  G11C13/00

CPC classification number: H01L51/0022 ,  G11C17/146 ,  G11C29/028 ,  G11C29/50004 ,  G11C2029/0403 ,  G11C2029/5002 ,  H01L22/14 ,  H01L22/22 ,  H01L27/283 ,  H01L51/0055 ,  H01L51/0512

Abstract: 提供了一种薄膜电路的制造方法，该方法包括：(a)获取包括具有输出的至少一个逻辑门电路的薄膜电路，至少一个逻辑门电路包括多个驱动晶体管和多个负载元件，至少一个负载元件电连接到输出；(b)将一系列预定电压图案顺序地提供给多个驱动晶体管，电压图案包括在相应驱动晶体管的栅极和源极之间分别施加的一组电压；(c)测量与一系列预定电压图案相对应的至少一个逻辑门电路的一系列输出电压值；(d)将一系列输出电压值与一系列相应的预定参考输出电压值进行比较；(e)在输出电压值与相应的预定参考输出电压值不匹配的情况下，调节电连接到输出的负载元件的数量；以及(f)重复步骤(b)至(e)，直至一系列输出电压值与一系列预定参考输出电压值匹配。