-
公开(公告)号：CN107690629B
公开(公告)日：2022-01-18
申请号：CN201680033441.9
申请日：2016-04-28
Applicant: ARM 有限公司
Inventor： 杰森·帕克 , 理查德·罗伊·格里森斯怀特 , 安德鲁·克里斯托弗·罗斯
IPC: G06F12/1036 , G06F12/14 , G06F21/72 , G06F21/78
Abstract: 一种数据处理装置(20)，包括：地址转换电路(40)，将第一地址转换为直接标识数据存储器中的对应位置的物理地址；以及包括由所述物理地址索引的一个或多个项的表(50)，其中所述多个项中的至少一个标识对应物理地址由所述地址转换电路(40)自其转换的第一地址。
-
公开(公告)号：CN107690621B
公开(公告)日：2022-05-27
申请号：CN201680033460.1
申请日：2016-04-26
Applicant: ARM 有限公司
Inventor： 杰森·帕克 , 理查德·罗伊·格里森斯怀特 , 安德鲁·克里斯托弗·罗斯 , 马修·卢西恩·埃文斯
IPC: G06F9/46 , G06F9/48 , G06F9/50 , G06F11/07 , H04M1/72454
Abstract: 一种用于数据处理的装置，包括：所有权电路，所有权电路强制存储器区域的所有权，给定存储器区域具有在多个程序之中经指定的给定持有程序，给定持有程序具有控制对给定存储器区域的访问的独占权；以及异常处置电路，其响应于中断的接收以触发自第一活动程序至第二活动程序中的上下文切换，以用于重新启动第一程序中的一个或多个状态项目经保存至由第一程序持有中的一个或多个上下文数据存储器区域，且第二程序可访问且依赖于由第一程序处理中的一个或多个状态项目在开始执行第二程序之前经重写。
-
公开(公告)号：CN107690628B
公开(公告)日：2022-01-18
申请号：CN201680033435.3
申请日：2016-04-28
Applicant: ARM 有限公司
Inventor： 詹森·帕克 , 理查德·罗伊·格里森斯怀特 , 安德鲁·克里斯托弗·罗斯
IPC: G06F12/02 , G06F12/10 , G06F12/109 , G06F12/14
Abstract: 一种用于数据处理的装置20，包括：执行多个程序的处理电路24、25、28；以及包括一个或多个项52的所有权表50，一个或多个项中的每个为物理地址中的一个对应区块指示多个程序中对物理地址的对应区块的访问的持有者程序。
-
Patent Agency Ranking
公开(公告)号：CN111417934A
公开(公告)日：2020-07-14
申请号：CN201880076927.X
申请日：2018-11-28
Applicant: ARM有限公司
Inventor： 安德鲁·克里斯托弗·罗斯 , 理查德·罗伊·格里森思怀特 , 阿里·格哈森·赛迪
IPC: G06F12/0831 , G06F12/14 , G06F12/0837 , G06F9/52 , G06F12/0804 , G06F12/0817
Abstract: 提供了一种用于处理写入操作的装置和方法。该装置具有第一处理设备，该第一处理设备用于执行指令的序列，其中，该序列包括至少一个指令以及至少一个写入指令，该至少一个指令用于激活软件协议以建立用于将数据写入到第一存储器区域的所有权权限，该至少一个写入指令在建立所有权权限之后执行，以便执行一个或多个写入操作来输出写入数据以存储在第一存储器区域中的至少一个存储器位置中。与第一处理设备相关联的回写缓存用于存储在一个或多个写入操作期间输出的写入数据。一致性电路耦合到回写缓存以及至少一个另外的缓存，该至少一个另外的缓存与至少一个另外的处理设备相关联。第一处理设备响应于触发事件而启动清除操作，以便使得写入数据从回写缓存写入到存储器。此外，一致性电路响应于清除操作而与至少一个另外的缓存交互以实现硬件协议，以便使写入数据对至少一个另外的处理设备可见。这可以提供用于在某些系统中实现缓存一致性的非常高效且高性价比的机制。
-
公开(公告)号：CN104756094A
公开(公告)日：2015-07-01
申请号：CN201380054398.0
申请日：2013-08-29
Applicant: ARM有限公司
Inventor： 理查德·罗伊·格里森思怀特 , 安东尼·耶布森 , 安德鲁·克里斯托弗·罗斯 , 马修·吕西安·伊万斯
IPC: G06F13/24
Abstract: 本文提供一种用于消息讯号中断的全局中断号空间(38)。中断目的地(10、12、14、16)配备有未决中断高速缓存(24)，该高速缓存具有由所有高速缓存所共享的全局未决状态存储器(34)或独立的个体未决状态存储器(56)提供的备份储存器。中断号空间可利用可编程映射数据而被划分成区域，该可编程映射数据用以指示由哪些中断目的地负责哪些区域。如若中断自一个中断目的地迁移至另一中断目的地，则此可编程映射数据得以更新。未决中断可在重指定处理期间被清理返回至全局未决状态存储器(34)，以便此未决中断数据可由新负责的中断目的地所获取。
-
公开(公告)号：CN111417934B
公开(公告)日：2024-10-25
申请号：CN201880076927.X
申请日：2018-11-28
Applicant: ARM有限公司
Inventor： 安德鲁·克里斯托弗·罗斯 , 理查德·罗伊·格里森思怀特 , 阿里·格哈森·赛迪
IPC: G06F12/0831 , G06F12/14 , G06F12/0837 , G06F9/52 , G06F12/0804 , G06F12/0817
Abstract: 提供了一种用于处理写入操作的装置和方法。该装置具有第一处理设备，该第一处理设备用于执行指令的序列，其中，该序列包括至少一个指令以及至少一个写入指令，该至少一个指令用于激活软件协议以建立用于将数据写入到第一存储器区域的所有权权限，该至少一个写入指令在建立所有权权限之后执行，以便执行一个或多个写入操作来输出写入数据以存储在第一存储器区域中的至少一个存储器位置中。与第一处理设备相关联的回写缓存用于存储在一个或多个写入操作期间输出的写入数据。一致性电路耦合到回写缓存以及至少一个另外的缓存，该至少一个另外的缓存与至少一个另外的处理设备相关联。
-
公开(公告)号：CN107771323B
公开(公告)日：2022-07-22
申请号：CN201680033361.3
申请日：2016-04-26
Applicant: ARM 有限公司
Inventor： 杰森·帕克 , 理查德·罗伊·格里森斯怀特 , 安德鲁·克里斯托弗·罗斯
IPC: G06F12/1009 , G06F12/14 , G06F9/455
Abstract: 一种数据处理系统。包括：所有权电路，强制物理存储器地址空间内的存储器区域的所有权，给定存储器区域具有在多个程序之中且独立于优先权等级经指定的给定持有程序，所述给定持有程序具有控制所述给定存储器区域的访问的独占权，其中所述给定持有程序将所述给定存储器区域指定为以下各项中的一个：所述给定持有程序专用；以及在所述给定持有程序与至少一个其它存储器访问请求源之间共享。
-
公开(公告)号：CN107735768B
公开(公告)日：2022-07-12
申请号：CN201680033412.2
申请日：2016-04-26
Applicant: ARM 有限公司
Inventor： 杰森·帕克 , 理查德·罗伊·格里森斯怀特 , 安德鲁·克里斯托弗·罗斯 , 马修·卢西恩·埃文斯
Abstract: 一种处理数据系统，用于使用具有多个存储器区域的存储器，在多个存储器区域内中的一个给定存储器区域具有关联持有程序，相关联持有程序具有控制对给定存储器区域的访问的独占权，设备包括：安全控制器，用于：接收初始化客体执行环境中的请求；主张存储器中的一个或多个区域由安全控制器持有；将客体执行环境的可执行程序代码储存在存储器的一个或多个区域内；以及将一个或多个区域的所有权传送至客体执行环境。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.02 seconds)
