公开(公告)号：CN105378642A

公开(公告)日：2016-03-02

申请号：CN201480026743.4

申请日：2014-05-09

Applicant: 高通股份有限公司

Inventor： D·全 ,  A·斯里尼瓦桑 ,  H·沈 ,  S·黑尼辰

IPC: G06F3/06 ,  G06F12/02

CPC classification number: G06F12/0246 ,  G06F2212/7201 ,  G06F2212/7203

Abstract: 多个方面包括用于提高闪存设备的闪存转换层(FTL)的性能的系统和方法。可以将闪存设备上存储的FTL表的副本复制到主机设备的存储器中。闪存设备可以直接存取这些FTL表的副本，以便在逻辑地址和闪存的相应物理地址之间进行转换，所述逻辑地址是由主机设备提供的，以便进行从/向该闪存设备的闪存的读取/写入操作。准予该闪存设备直接存储存取主机设备的存储器中存储这些FTL表的副本的一部分。闪存设备对将该闪存设备连接到主机设备的存储器的通信总线进行总线主控。

公开(公告)号：CN115516428A

公开(公告)日：2022-12-23

申请号：CN202180033362.9

申请日：2021-05-03

Applicant: 高通股份有限公司

Inventor： J·徐 ,  D·T·丘 ,  A·斯里尼瓦桑 ,  O·阿拉瓦那 ,  L·R·摩尔

IPC: G06F11/10

Abstract: 提出了用于系统错误校正码功能的方法和装置。该装置包括存储器，该存储器被配置为经由至少一个数据连接和至少一个非数据连接与主机通信。该存储器包括存储器阵列。该存储器阵列包括第一部分和第二部分。该存储器还被配置为在第一模式中，在该存储器阵列的该第一部分和该第二部分中存储数据和输出数据。该第一部分可由第一地址寻址，并且该第二部分可由第二地址寻址。该存储器还被配置为在第二模式中，经由该至少一个非数据连接从该主机接收该数据的ECC，将该数据存储在该存储器阵列的该第一部分中，并且基于该第一地址将该数据的该ECC存储在该存储器阵列的该第二部分中。