能量高效的存储器系统和方法

    公开(公告)号:CN110989920B

    公开(公告)日:2024-02-06

    申请号:CN201910948716.7

    申请日:2019-10-08

    IPC分类号: G06F3/06

    摘要: 本文描述了增加诸如存储空间和计算时间之类的计算资源的利用率和性能,从而降低计算成本的系统和方法。本发明的各种实施例提供了一种硬件结构,该硬件结构既允许消除冗余的数据传输的对源数据的流送,又允许进行消除对去往和来自中间存储装置的数据传输的要求的存储器中的计算。在某些实施例中,通过使用硬件结构来降低计算成本,该硬件结构使得能够自动地且高效地执行数学运算,例如,由卷积神经网络采用的逐元素矩阵乘法。

    用于经由逻辑门加密来提高机密性的系统和方法

    公开(公告)号:CN105515763B

    公开(公告)日:2020-12-22

    申请号:CN201510807636.1

    申请日:2015-09-30

    IPC分类号: H04L9/08

    摘要: 本发明呈现了允许硬件设计者保护硬件域中的有价值的IP和信息以提高整体系统安全性的系统和方法。在本发明的各实施例中,这是通过基于密钥输入配置现有逻辑电路的逻辑门来实现的。在某些实施例中,逻辑函数提供的结果不仅取决于输入值,还取决于针对给定逻辑构建块确定连接的加密的逻辑密钥,使得无法通过逆向操纵来确定逻辑函数的功能。在一些实施例中,通过使用秘密解密密钥解密一块数据来创建逻辑密钥。自动加密的优点包括无需重新实施或重建现有电路,以及所呈现的系统和方法与标准的制造工具向后兼容。

    动态数据依赖型神经网络处理系统和方法

    公开(公告)号:CN115796246A

    公开(公告)日:2023-03-14

    申请号:CN202211110006.5

    申请日:2022-09-13

    IPC分类号: G06N3/063 G06N3/0464 G06N3/08

    摘要: 动态数据依赖型神经网络处理系统和方法通过基于数据本身和/或用于处理数据的配置参数唯一地处理数据来提高神经网络处理中的计算效率。在实施例中,这通过在控制器处,接收要由第一设备在神经网络的处理层序列中的第一层中使用第一组参数处理的输入数据来实现。分析输入数据以确定:是否对其进行修改,是否在第二层中处理(修改的)数据将节省至少一个计算资源,或者是否应用一组不同的参数。根据该确定,修改处理层序列,并根据修改后的序列处理(修改的)数据,以减少数据移动和转换,从而节省计算资源。

    多层内容保护微控制器
    7.
    发明授权

    公开(公告)号:CN102197382B

    公开(公告)日:2016-01-13

    申请号:CN200980142513.3

    申请日:2009-09-30

    IPC分类号: G06F12/14 G06F21/71

    摘要: 本发明涉及一种被设计用于保护知识数字内容的微控制器。该微控制器包括安全CPU、实时加密器和通过可编程非易失性存储器实现的用于内部存储器的用户可编程多层访问控制系统。可编程非易失性存储器允许终端用户进行系统内和应用程序内编程。可编程非易失性存储器主要用于程序代码和操作参数储存。多层访问控制是CPU不可或缺的部分,通过根据一组用户编程的参数控制读、写和/或执行代码段,对内嵌数字内容提供保密保护。加密器包括采用数据储存的行和列操纵进行数据加密和解密的一组加密规则。与CPU运行时间并行地执行所有加密操作,而不会导致系统操作额外的延迟和延时。

    用于提高神经网络应用中硬件加速器性能的系统和方法

    公开(公告)号:CN115952844A

    公开(公告)日:2023-04-11

    申请号:CN202211215808.2

    申请日:2022-09-30

    摘要: 低功率系统和方法通过允许硬件加速器以减少的执行时间对大量数据执行处理步骤而不会显著提高硬件成本来提高神经网络处理的计算效率。在各种实施例中,这是通过访问耦接至硬件加速器的源存储器中的位置并且使用基于存储可用性和网络参数来确定多个分布式存储器元件中的目标位置的资源优化器来实现的。目标存储位置是根据一个或多个存储器访问度量为降低功耗而选择的。读取/写入同步器然后将读取操作和写入操作调度为同时发生以减少空闲时间并且进一步提高计算效率。