公开(公告)号：CN101196806B

公开(公告)日：2012-07-04

申请号：CN200710194151.5

申请日：2007-12-05

申请人： 阿尔特拉公司

发明人： M·朗哈默尔 ,  K·撒马林伽姆

IPC分类号： G06F7/53 ,  G06F7/50

CPC分类号： G06F7/52 ,  G06F7/5324

摘要： 可编程逻辑器件中的多个专用处理模块，其包括乘法器和用于对这些乘法器的结果求和的电路，通过添加用于在求和前对乘法器结果进行移位的专用处理模块可选择电路，所述专用处理模块可被配置为较大的乘法器。在一个实施例中，这允许除最终求和之外的所有运算发生于专用处理模块中，而最终求和在可编程逻辑电路中进行。在另一个实施例中，额外的压缩和加法电路使得甚至最终求和也可在专用处理模块中进行。

公开(公告)号：CN101196806A

公开(公告)日：2008-06-11

申请号：CN200710194151.5

申请日：2007-12-05

申请人： 阿尔特拉公司

发明人： M·朗哈默尔 ,  K·撒马林伽姆

IPC分类号： G06F7/53 ,  G06F7/50

CPC分类号： G06F7/52 ,  G06F7/5324

摘要： 可编程逻辑器件中的多个专用处理模块，其包括乘法器和用于对这些乘法器的结果求和的电路，通过添加用于在求和前对乘法器结果进行移位的专用处理模块可选择电路，所述专用处理模块可被配置为较大的乘法器。在一个实施例中，这允许除最终求和之外的所有运算发生于专用处理模块中，而最终求和在可编程逻辑电路中进行。在另一个实施例中，额外的压缩和加法电路使得甚至最终求和也可在专用处理模块中进行。