-
公开(公告)号：CN114187954B
公开(公告)日：2024-08-23
申请号：CN202010966642.2
申请日：2020-09-15
申请人： 长鑫存储技术有限公司
发明人： 寗树梁
摘要： 本公开关于一种存储器装置及其测试方法和使用方法、存储器系统，属于半导体技术领域。该存储器装置包括：多个通道，每个通道包括存储器单元阵列，所述存储器单元阵列包括正常单元阵列，所述正常单元阵列包括正常存储单元，所述正常存储单元为易失性存储器单元；测试控制电路，用于响应测试指令，控制测试所述多个通道中的正常单元阵列，确定所述多个通道中的正常单元阵列中测试失败的正常存储单元的访问地址为失败地址；非易失性存储器单元阵列，其包括多个非易失性存储器单元，用于从所述测试控制电路接收并存储所述失败地址。通过本公开实施例提供的方案，能够使多个通道共享同一个非易失性存储器单元阵列。
-
公开(公告)号：CN114115441B
公开(公告)日：2024-05-17
申请号：CN202010874183.5
申请日：2020-08-26
申请人： 长鑫存储技术有限公司
发明人： 寗树梁
摘要： 本发明实施例提供一种存储器，包括：控制芯片；多个存储芯片，多个所述存储芯片共用信道与所述控制芯片电连接，多个所述存储芯片被配置为，采用相同的时钟信号，且多个所述存储芯片分别在所述时钟信号的不同的时钟状态下与所述控制芯片进行信息交互。本发明实施例能够减少存储器的信道数量。
-
公开(公告)号：CN114121072B
公开(公告)日：2023-12-12
申请号：CN202010879444.2
申请日：2020-08-27
申请人： 长鑫存储技术有限公司
IPC分类号： G11C11/40 , G11C11/4063
摘要： 本发明实施例提供一种存储器的调节方法、调节系统以及半导体器件，存储器的调节方法包括：获取晶体管的温度、敏感放大器中敏感放大晶体管的衬底偏压以及存储器的实际数据写入时间的映射关系；获取晶体管的当前温度；基于当前温度以及映射关系调整衬底偏压，以使调整后的衬底偏压对应的实际数据写入时间在预设写入时间内。由于温度会影响存储器的实际数据写入时间，首先获取晶体管的温度、敏感放大器中敏感放大晶体管的衬底偏压以及实际数据写入时间之间的映射关系，根据晶体管的当前温度获取存储器的实际数据写入时间，通过调整敏感放大器中敏感放大晶体管的衬底偏压以调整晶体管在当前温度下存储器的实际数据写入时间。
-
公开(公告)号：CN113495677B
公开(公告)日：2023-10-10
申请号：CN202010250426.8
申请日：2020-04-01
申请人： 长鑫存储技术有限公司
IPC分类号： G06F3/06 , G06F11/10 , G06F11/14 , G06F12/0802 , G06F12/0882
摘要： 本发明提供一种读写方法及存储器装置，所述读写方法为：对存储器装置施加读命令，读命令指向地址信息，从读命令所指向的地址信息对应的存储单元中读取待读出数据，若待读出数据发生错误，将所述读命令所指向的地址信息存储在预设存储空间的一存储位中，其中所述预设存储空间设有若干所述存储位，每一所述存储位均关联至一备用存储单元。本发明可根据地址信息是否位于预设存储空间中而选择对所述地址信息对应的存储单元执行读操作或者写操作还是对备用存储单元执行读操作或者写操作，避免数据错误或者数据丢失，大大提高了存储器装置的可靠性及延长了存储器装置的寿命。
-
公开(公告)号：CN116486846A
公开(公告)日：2023-07-25
申请号：CN202210039485.X
申请日：2022-01-13
申请人： 长鑫存储技术有限公司
摘要： 本申请提供了一种存储器结构和存储系统。存储器结构具有阵列结构，其包括：存储控制器和多个存储器；在存储控制器和多个存储器的第一表面上设置有至少一层存储重布线层；至少一层存储重布线层包括：至少一条控制信号总线；至少一条控制信号总线分别与存储控制器和多个存储器连接；存储控制器经由至少一条控制信号总线，发送控制信号至多个存储器中。本申请能够通过存储控制器对多个存储器进行控制，从而优化了结构设计，缩短了控制信号传输时间。
-
公开(公告)号：CN114327995A
公开(公告)日：2022-04-12
申请号：CN202011056684.9
申请日：2020-09-30
申请人： 长鑫存储技术有限公司
摘要： 本发明提供一种读写方法，其在对存储器进行写入操作时，判断待写入数据中第一值和第二值的数量，若所述待写入数据中第一值的数量比第二值的数量多，则将所述待写入数据取反后进行存储，并分配标识位，所述标识位存储第一标记，以对所述待写入数据进行标识。本发明的优点在于，利用对待写入数据取反的方法减少电容漏电电流现象对存储器的影响，使得数据存储错误大大减小，提高了数据存储的可靠性，提高了存储器的存储性能。
-
公开(公告)号：CN114115437A
公开(公告)日：2022-03-01
申请号：CN202010873269.6
申请日：2020-08-26
申请人： 长鑫存储技术有限公司
IPC分类号： G06F1/06 , G06F1/3234 , G06F15/16 , G06F15/17
摘要： 本发明实施例提供一种存储器，包括：控制芯片；多个存储芯片，多个所述存储芯片共用信道与所述控制芯片电连接，多个所述存储芯片被配置为，采用第一时钟信号的不同时钟沿与控制芯片进行信息交互，所述第一时钟信号具有第一时钟周期，且所述不同时钟沿包括连续的两个上升沿和/或连续的两个下降沿；多个所述存储芯片还被配置为，接收第二时钟信号并基于所述第二时钟信号区分所述不同时钟沿，且所述第二时钟信号具有的第二时钟周期大于所述第一时钟周期。本发明实施例能够减少存储器的信道数量。
-
公开(公告)号：CN114067860A
公开(公告)日：2022-02-18
申请号：CN202010766270.9
申请日：2020-08-03
申请人： 长鑫存储技术有限公司
发明人： 寗树梁
摘要： 本发明提供一种存储系统，其包括多个存储芯片，每一所述存储芯片包括数据输出单元，所述数据输出单元共用电源及接地端，所述数据输出单元包括：上拉单元，具有控制端、第一端及第二端，第一输入信号输入至所述控制端，所述第一端与电源电连接，所述第二端连接所述数据输出单元的输出端，所述上拉单元为第一NMOS管；下拉单元，具有控制端、第一端及第二端，第二输入信号输入至所述控制端，所述第一端与接地端电连接，所述第二端连接所述数据输出单元的输出端。本发明优点是，提升数据传输速度，提高存储系统的性能，所述存储芯片的数据输出单元共用电源及接地端，从而能够简化版图布局，提高空间利用率。
-
公开(公告)号：CN113870916A
公开(公告)日：2021-12-31
申请号：CN202010611284.3
申请日：2020-06-30
申请人： 长鑫存储技术有限公司
发明人： 寗树梁
IPC分类号： G11C11/406 , G11C11/4063
摘要： 本发明提供一种半导体装置，其包括存储芯片及温度检测单元，所述温度检测单元用于检测所述存储芯片的温度，所述温度检测单元与所述存储芯片采用不同的电源供电。本发明的优点在于，存储芯片与温度检测单元采用不同的电源，则可分别控制两者启动，即温度检测单元的启动不受存储芯片是否启动的影响，使得对存储芯片温度的检测不受存储芯片是否启动的影响，从而能够为存储芯片的启动及运行提供参考，进而能够避免存储芯片在低温下启动或者运行，提高存储芯片的稳定性。
-
公开(公告)号：CN113495676A
公开(公告)日：2021-10-12
申请号：CN202010250063.8
申请日：2020-04-01
申请人： 长鑫存储技术有限公司
IPC分类号： G06F3/06 , G06F11/10 , G06F11/14 , G06F12/0802 , G06F12/0882
摘要： 本发明提供读写方法及存储器装置，读写方法为对存储器装置施加读命令，读命令指向地址信息，从读命令所指向的地址信息对应的存储单元中读取待读出数据，若待读出数据发生错误，将读命令所指向的地址信息存储在预设存储空间的一存储位中，其中预设存储空间设有若干所述存储位，每一所述存储位均关联至一备用存储单元，并将预设存储空间内的地址信息按预设规则备份在非易失性存储单元中。本发明将失效及有效的存储单元对应的地址信息实时区分，并采用备用存储单元替换，大大提高了存储器装置的可靠性及延长了存储器装置的寿命。另外，还将存储在预设存储空间内的地址信息按预设规则备份在非易失性存储单元中，大大提高了存储器装置的运行速度。
-
-
-
-
-
-
-
-
-
搜索结果
71 条记录 (耗时 0.041 秒)
