-
-
公开(公告)号：CN100565697C
公开(公告)日：2009-12-02
申请号：CN200610172244.3
申请日：2006-12-30
申请人： 钰创科技股份有限公司
CPC分类号： G11C7/1039 , G11C7/08 , G11C7/1051 , G11C7/106 , G11C7/1066 , G11C7/1069 , G11C7/12 , G11C7/14 , G11C7/22 , G11C11/4076 , G11C11/4091 , G11C11/4093 , G11C11/4094 , G11C11/4096 , G11C11/4099 , G11C2207/2227 , G11C2207/2272 , G11C2207/2281
摘要： 本发明为一种应用于内存读取路径的自我反馈控制的管线架构，是具有独立的外部频率频率，其数据传送时间不受外部频率执行周期所限制，且内部控制的时序可允许弹性选择行，且外部频率讯号及内部位线感测就绪讯号间无时序上的冲突；内存读取装置具有一数据读取路径电路及一内存读取控制装置；数据读取路径电路是连接内存，以取得从该内存读取所选择的数据，且同步所选择的数据，并从该内存传输所选择的数据；内存读取控制装置是连接数据读取路径电路，以从内存中选择读取的数据，且提供自我反馈讯号，以同步传输内存中所选择的数据。
-
公开(公告)号：CN100401363C
公开(公告)日：2008-07-09
申请号：CN200410045763.4
申请日：2004-05-27
申请人： 钰创科技股份有限公司
发明人： 王明弘
摘要： 一种保持固定图像宽高比的液晶显示器控制器，主要是于图像来源大小和显示器画面大小不同时，用以保持固定图像宽高比的电路和方法，其中，在垂直方向上分别增加线条于显示器画面的上、下方使显示器画面具有相同于输入图像的图像宽高比，一线条激活讯号是用来扩充垂直线以维持图像的宽高比，依据本发明的设计，线条激活产生器LE的讯号周期是配合所有输入图像的宽高比而改变，以进行必要性的扩充而让显示器画面图像的宽高比与来源图像的宽高比相符，藉以改善常见技术无法有效控制改变线条激活产生器LE讯号周期的缺点。
-
公开(公告)号：CN101060320B
公开(公告)日：2011-03-30
申请号：CN200610172245.8
申请日：2006-12-30
申请人： 钰创科技股份有限公司
IPC分类号： H03K5/24 , H03K3/0233 , H03K3/3565
CPC分类号： H03K5/2472
摘要： 本发明为一种具有史密特触发迟滞特性的新颖比较器电路与方法，其主要结构包括有一电流源，控制比较器电路的电流大小；一第一逻辑装置，通过一参考电压开启；一第二逻辑装置，通过比较器的一输入电压开启；一第一回授装置，通过比较器的一负输出开启；一第一并联电阻器，是并联连接至第一回授装置；一第二回授装置，通过比较器的一正输出开启；与一第二并联电阻器，是并联连接至第二回授装置；第一与第二并联电阻器提供在差动比较器，使得差动比较器具有转换电压偏移量，而产生史密特触发迟滞特性。
-
公开(公告)号：CN1779852A
公开(公告)日：2006-05-31
申请号：CN200410095632.7
申请日：2004-11-26
申请人： 钰创科技股份有限公司
IPC分类号： G11C11/401 , G11C11/41 , G11C7/00
摘要： 本发明叙述一种用于记忆体晶片的深度关机模式的方法，其中电压调整器及电荷帮浦电路会关闭、记忆单元电压会浮接、以及支援电路内部电源供应电压是由从外部晶片电压所得到的电压来取代。在进入深度关机模式之前，所有记忆单元会进入预充状态，在进入深度关机模式之后，记忆单元电压会浮接。可使外部所得到电压连接至支援电路电源供应电压线的通过电路是由深度关机讯号来控制。当记忆体晶片离开深度关机模式时，保持支援电路上的电压偏压可防止栓锁问题产生。
-
公开(公告)号：CN1705005A
公开(公告)日：2005-12-07
申请号：CN200410045763.4
申请日：2004-05-27
申请人： 钰创科技股份有限公司
发明人： 王明弘
摘要： 一种保持固定图像宽高比的液晶显示器控制器，主要是于图像来源大小和显示器画面大小不同时，用以保持固定图像宽高比的电路和方法，其中，在垂直方向上分别增加线条于显示器画面的上、下方使显示器画面具有相同于输入图像的图像宽高比，一线条激活讯号是用来扩充垂直线以维持图像的宽高比，依据本发明的设计，线条激活产生器LE的讯号周期是配合所有输入图像的宽高比而改变，以进行必要性的扩充而让显示器画面图像的宽高比与来源图像的宽高比相符，藉以改善常见技术无法有效控制改变线条激活产生器LE讯号周期的缺点。
-
公开(公告)号：CN101252127A
公开(公告)日：2008-08-27
申请号：CN200810082746.6
申请日：2008-03-05
申请人： 钰创科技股份有限公司
摘要： 一种去耦合电容电路包含有多个相互串联的深槽电容与多个推挽电路。该去耦合电容电路利用推挽电路来控制每一深槽电容的跨压，使其不受深槽电容的缺陷(泄漏电流)或者寄生元件的偏压影响。
-
公开(公告)号：CN1661721A
公开(公告)日：2005-08-31
申请号：CN200410007655.8
申请日：2004-02-26
申请人： 钰创科技股份有限公司
摘要： 一种高阶区域效能的资料线路结构，主要是于一随机存取记忆体的多个副阵列的多个组位元线和一资料线读出放大器之间连接一层次式位元线选取电路。该位元线选取电路具有一组位元线选取器电路来将每一副阵列的多个对位元线其中之一对有选择性地连接至该成对的局部资料线。该位元线选取电路另包括一局部资料线选取器电路来选取多个对局部资料线其中之一对以连接至一对主资料线。该对的主资料线是连接至资料线读出放大器的输入端，该记忆格副阵列是受主资料开关包围，以提升资料取用时间。
-
公开(公告)号：CN101060320A
公开(公告)日：2007-10-24
申请号：CN200610172245.8
申请日：2006-12-30
申请人： 钰创科技股份有限公司
IPC分类号： H03K5/24 , H03K3/0233 , H03K3/3565
CPC分类号： H03K5/2472
摘要： 本发明为一种具有史密特触发迟滞特性的新颖比较器电路与方法，其主要结构包括有一电流源，控制比较器电路的电流大小；一第一逻辑装置，通过一参考电压开启；一第二逻辑装置，通过比较器的一输入电压开启；一第一回授装置，通过比较器的一负输出开启；一第一并联电阻器，是并联连接至第一回授装置；一第二回授装置，通过比较器的一正输出开启；与一第二并联电阻器，是并联连接至第二回授装置；第一与第二并联电阻器提供在差动比较器，使得差动比较器具有转换电压偏移量，而产生史密特触发迟滞特性。
-
公开(公告)号：CN1705037A
公开(公告)日：2005-12-07
申请号：CN200410042805.9
申请日：2004-05-26
申请人： 钰创科技股份有限公司
发明人： 王明弘
摘要： 本发明涉及一种具有全速数据变迁架构的半导体集成电路，用于双倍数据传输速度同步动态随机存取内存内部双倍时序测试，包括：脉冲产生器，其输出端连接至自触发电路的清除输入端，而其输入端为内存中的写入线；自触发电路，包含清除输入端、时序输入端以及正相输出端；互斥或门电路，其一输入端连接至自触发电路的正相输出端，另一输入端连接至选择信号，而其输出为外部选择信号；以及多任务器电路，其一输入端连接至正输入数据位，另一输入端则连接至负输入数据位，其选择信号为互斥或门电路所输出的外部选择信号，而其两个输出端的输出分别为偶输入数据位及奇输入数据位。本发明可克服在高速测试时数据被写入或呈现在数据路径两次的问题。
-
-
-
-
-
-
-
-
-
搜索结果
19 条记录 (耗时 0.033 秒)
