公开(公告)号：CN104246894B

公开(公告)日：2018-11-16

申请号：CN201480000066.9

申请日：2014-01-15

申请人： 赛普拉斯半导体公司

发明人： 莱恩·希洛斯 ,  伊葛·葛兹尼索夫 ,  范卡特拉曼·普拉哈卡 ,  卡韦赫·沙克里 ,  波格丹·乔盖斯库

IPC分类号： G11C16/08 ,  G11C16/04 ,  G11C7/00

CPC分类号： G11C16/3427 ,  G11C11/34 ,  G11C16/0408 ,  G11C16/0466 ,  G11C16/08 ,  G11C16/10 ,  G11C16/30

摘要： 提供了一种非易失性存储器和多种对其操作以降低干扰的方法。在一个实施方式中，该方法包括将第一正的高压耦合到存储器单元的阵列的第一行中的第一全局字线，并且将第二负的高压(V负)耦合到阵列的第一列中的第一位线以将偏压施加到所选择的存储器单元中的非易失性存储器晶体管来对所选择的存储器单元编程。具有小于V负的幅值的容限电压耦合到阵列的第二行中的第二全局字线，并且抑制电压耦合到阵列的第二列中的第二位线以降低施加到未被选择的存储器单元中的非易失性存储器晶体管的偏压来降低由于编程引起的在未被选择的存储器单元中编程的数据的编程干扰。

公开(公告)号：CN109256164A

公开(公告)日：2019-01-22

申请号：CN201811314135.X

申请日：2014-01-15

申请人： 赛普拉斯半导体公司

发明人： 莱恩·希洛斯 ,  伊葛·葛兹尼索夫 ,  范卡特拉曼·普拉哈卡 ,  卡韦赫·沙克里 ,  波格丹·乔盖斯库

IPC分类号： G11C16/04 ,  G11C16/08 ,  G11C16/10 ,  G11C16/30 ,  G11C16/34

CPC分类号： G11C16/3427 ,  G11C11/34 ,  G11C16/0408 ,  G11C16/0466 ,  G11C16/08 ,  G11C16/10 ,  G11C16/30

摘要： 本申请涉及降低非易失性存储器单元中的编程干扰的方法。提供了一种非易失性存储器和多种对其操作以降低干扰的方法。在一个实施方式中，该方法包括将第一正的高压耦合到存储器单元的阵列的第一行中的第一全局字线，并且将第二负的高压(V负)耦合到阵列的第一列中的第一位线以将偏压施加到所选择的存储器单元中的非易失性存储器晶体管来对所选择的存储器单元编程。具有小于V负的幅值的容限电压耦合到阵列的第二行中的第二全局字线，并且抑制电压耦合到阵列的第二列中的第二位线以降低施加到未被选择的存储器单元中的非易失性存储器晶体管的偏压来降低由于编程引起的在未被选择的存储器单元中编程的数据的编程干扰。

公开(公告)号：CN104246894A

公开(公告)日：2014-12-24

申请号：CN201480000066.9

申请日：2014-01-15

申请人： 赛普拉斯半导体公司

发明人： 莱恩·希洛斯 ,  伊葛·葛兹尼索夫 ,  范卡特拉曼·普拉哈卡 ,  卡韦赫·沙克里 ,  波格丹·乔盖斯库

IPC分类号： G11C16/08 ,  G11C16/04 ,  G11C7/00

CPC分类号： G11C16/3427 ,  G11C11/34 ,  G11C16/0408 ,  G11C16/0466 ,  G11C16/08 ,  G11C16/10 ,  G11C16/30

摘要： 提供了一种非易失性存储器和多种对其操作以降低干扰的方法。在一个实施方式中，该方法包括将第一正的高压耦合到存储器单元的阵列的第一行中的第一全局字线，并且将第二负的高压(V负)耦合到阵列的第一列中的第一位线以将偏压施加到所选择的存储器单元中的非易失性存储器晶体管来对所选择的存储器单元编程。具有小于V负的幅值的容限电压耦合到阵列的第二行中的第二全局字线，并且抑制电压耦合到阵列的第二列中的第二位线以降低施加到未被选择的存储器单元中的非易失性存储器晶体管的偏压来降低由于编程引起的在未被选择的存储器单元中编程的数据的编程干扰。