公开(公告)号：CN1280747C

公开(公告)日：2006-10-18

申请号：CN02816978.6

申请日：2002-08-27

Applicant: 西门子公司

Inventor： D·施纳贝尔

IPC: G06F13/40 ,  H05K7/14 ,  H04Q3/00

CPC classification number: G06F13/409 ,  H05K7/1459 ,  Y10S439/941

Abstract: 组件，用于插入带有底板的装置中，其中，所述的底板包含带有第一线路(2a)和第二线路(2b)的交叉的线路对，并且所述的组件各经一个接插件(3；14、16、24、26)与底板的交叉线路对的线路连接，其中所述的组件包含补偿底板中的线路对的交叉的装置。

公开(公告)号：CN1682195A

公开(公告)日：2005-10-12

申请号：CN03821646.9

申请日：2003-08-01

Applicant: 西门子公司

Inventor： P·佩勒斯卡 ,  D·施纳贝尔 ,  A·韦伯

IPC: G06F11/16

CPC classification number: G06F11/1687

Abstract: 为冗余系统设立多倍同样构造的、以Lockstep工作方式的处理器板。实现Lockstep系统的基本前提是，所有包含在板子中的组件、也即CPU、芯片组、主存储器等具有决定性的特性。在此，决定性的特性意味着，当这些组件在相同的时间收到相同的激励时，它们在故障状态下将在相同的时间点提供相同的结果。另外，决定性的特性以采用时钟同步的接口为前提。在系统中，异步接口在许多情况下将导致某种时间不准确性，由此不能保持系统的时钟同步的总特性。但为了能执行Lockstep工作，本发明规定了一种不同于已知软件解决方案的、用硬件实现的同步相同或不同的冗余处理单元（PRO0，PRO1）的方法，所述的处理单元处理相同的指令序列并同步或异步地被定时，据此，向所述处理单元（PRO0，PRO1）外部起作用的事务由被分配给所述处理单元（PRO0，PRO1）的模块（EQ0，EQ1）用来同步所述的处理单元（PRO0，PRO1），其方式是，所述的处理单元分别通过所述分配的模块被延迟，直到所有处理单元的指令执行已获得当前的事务。

公开(公告)号：CN1682194A

公开(公告)日：2005-10-12

申请号：CN03821546.2

申请日：2003-08-06

Applicant: 西门子公司

Inventor： P·佩勒斯卡 ,  D·施纳贝尔

IPC: G06F11/16

CPC classification number: G06F11/1683

Abstract: 对于冗余系统设置多个相同构造的处理器板，它们以锁步(lockstep)模式运行。为实现一个锁步系统的基本前提是所有在板中包含的部件亦即CPU、芯片组、主存储器等的确定性响应。在此确定性响应意味着，在无错误的情况下当给这些部件在相同时刻受到相同激励时这些部件在相同时刻提供相同结果。确定性响应此外还以应用脉冲同步接口为前提。异步接口在许多情况下在系统中引起时间上的某种不精确性，由此不能正确保持系统的脉冲同步的整体响应。然而为了能够执行锁步操作，本发明提供一种外部事件同步的方法，所述外部事件引向一个组件(CPU)，并对其施加影响，因此外部事件要通过缓冲器单元缓存，其中在缓冲器单元中存储的外部事件在该组件的一种独特的运行模式中由该组件的一个执行单元(EU)调用，和其中该组件相应于满足一个可预先给定的或者预先给定的反映所执行的指令数的条件而进入这种运行模式。

公开(公告)号：CN1550125A

公开(公告)日：2004-11-24

申请号：CN02816978.6

申请日：2002-08-27

Applicant: 西门子公司

Inventor： D·施纳贝尔

IPC: H05K7/14 ,  H04Q3/00 ,  G06F13/40

CPC classification number: G06F13/409 ,  H05K7/1459 ,  Y10S439/941

Abstract: 组件，用于插入带有底板的装置中，其中，所述的底板包含带有第一线路(2a)和第二线路(2b)的交叉的线路对，并且所述的组件各经一个接插件(3；14、16、24、26)与底板的交叉线路对的线路连接，其中所述的组件包含补偿底板中的线路对的交叉的装置。

公开(公告)号：CN1639691A

公开(公告)日：2005-07-13

申请号：CN03805711.5

申请日：2003-08-07

Applicant: 西门子公司

Inventor： A·韦伯 ,  D·施纳贝尔 ,  P·佩莱斯卡

IPC: G06F11/16

CPC classification number: G06F11/1691 ,  G06F11/1683

Abstract: 对于冗余的系统一再规定了等同构造的处理器插件板，这些处理器插件板以锁步运行来工作。实现锁步系统的基本前提是所有包含在插件板中的部件的，即CPU、芯片组、主存储器等等的确定性特性。确定性的特性在此意味着，如果部件在等同的时刻获得等同的激励，这些部件则在无故障的情况下在等同的时刻提供等同的结果。确定性的特性此外还以采用时钟同步的接口为前提。在系统中异步的接口在许多情况下促成某种时间的不清晰度，由此不能维持系统的时钟同步的总特性。为了仍然能够执行锁步运行，本发明规定了一种用于同步外部事件的方法，这些外部事件输送给一个处理器(CPU)和影响该处理器(CPU)，据此将这些外部事件暂存，并在指令执行中的等同的位置上给该处理器演示，其中，避免了由现代处理器并行执行指令的能力所产生的问题，其方式是在达到指令执行中的所希望的位置之前禁止处理器的并行执行，并随后以单步模式准确地达到该位置。