公开(公告)号：CN101971108A

公开(公告)日：2011-02-09

申请号：CN200980108090.3

申请日：2009-03-06

Applicant: 西铁城时计株式会社

Inventor： 佐藤浩一 ,  池卓丙 ,  内田高行

IPC: G04C3/14 ,  H02P8/02

CPC classification number: G04C3/143

Abstract: 一种电子表，包括由旋转检测电路(115)控制、限制锁定脉冲(PL)的输出的限制电路(116)，在旋转检测时进行冲击检测、防止冲击导致的时间差错，同时在非旋转检测时禁止冲击检测、不输出锁定脉冲(PL)，防止磁场中的异常指针运动。并且可以由降级存储电路(138)进行限制电路(116)的控制，在多级负载候补采用时定期地产生的非旋转检测时，通过进行冲击检测，防止由冲击引起的时间差错，同时在此之外的非旋转检测时，禁止冲击检测、不输出锁定脉冲(PL)，防止磁场中的异常指针运动。

公开(公告)号：CN101971108B

公开(公告)日：2012-07-25

申请号：CN200980108090.3

申请日：2009-03-06

Applicant: 西铁城时计株式会社

Inventor： 佐藤浩一 ,  池卓丙 ,  内田高行

IPC: G04C3/14 ,  H02P8/02

CPC classification number: G04C3/143

Abstract: 一种电子表，包括由旋转检测电路(115)控制、限制锁定脉冲(PL)的输出的限制电路(116)，在旋转检测时进行冲击检测、防止冲击导致的时间差错，同时在非旋转检测时禁止冲击检测、不输出锁定脉冲(PL)，防止磁场中的异常指针运动。并且可以由降级存储电路(138)进行限制电路(116)的控制，在多级负载候补采用时定期地产生的非旋转检测时，通过进行冲击检测，防止由冲击引起的时间差错，同时在此之外的非旋转检测时，禁止冲击检测、不输出锁定脉冲(PL)，防止磁场中的异常指针运动。