-
公开(公告)号:CN118964244A
公开(公告)日:2024-11-15
申请号:CN202411122189.1
申请日:2024-08-15
Applicant: 西安空间无线电技术研究所
Abstract: 本发明提供了一种基于数据校正的高可靠DDR控制器系统,在DDR控制器的初始化过程或者DDR控制器的工作过程中,持续监视DDR控制器的状态标识信号,异常时产生系统复位信号,对DDR控制器的时钟管理单元及操作控制逻辑进行自动复位,对DDR控制器重新初始化及训练校准;在DDR控制器初始化之后,通过对DDR芯片预写数据并回读比对的方式,进一步判断DDR控制器的健康状态,异常时产生系统复位信号,对DDR控制器重新初始化及训练校准;在DDR芯片级联使用时,通过共用控制逻辑及读数据缓存对齐的方式,提升DDR控制器的可靠性;在DDR控制器的存取数据时,通过在读写数据流中嵌入RS编译码,提升DDR控制器的可靠性。
-
公开(公告)号:CN105356896B
公开(公告)日:2018-02-09
申请号:CN201510633211.3
申请日:2015-09-29
Applicant: 西安空间无线电技术研究所
IPC: H04B1/04
Abstract: 一种用于小型化Ka双频发射机的多频切换系统及方法,采用取样锁相技术及串口程序控制数字锁相混频的方式结合多CRO联合切换的技术。在该方案中,取样锁相后的低相噪点频源作为混频器的本振,通过混频器,将要输出的射频信号下变频至较低频率的中频信号,再进入数字锁相电路。同时通过程序控制数字锁相电路中鉴相器串口控制信号的输入,可以实现任意分频比,再结合多CRO切换技术,即可实现宽带、高分辨率低相噪锁相频率源的频率切换。信号经过倍频后实现了高分辨率低相位噪声的Ka频段频率源。该技术具有很强的通用性,适当改变电路参数及FPGA程序,即可实现多频点的低相噪频率源,有广阔的运用前景。
-
公开(公告)号:CN105356896A
公开(公告)日:2016-02-24
申请号:CN201510633211.3
申请日:2015-09-29
Applicant: 西安空间无线电技术研究所
IPC: H04B1/04
CPC classification number: H04B1/04
Abstract: 一种用于小型化Ka双频发射机的多频切换系统及方法,采用取样锁相技术及串口程序控制数字锁相混频的方式结合多CRO联合切换的技术。在该方案中,取样锁相后的低相噪点频源作为混频器的本振,通过混频器,将要输出的射频信号下变频至较低频率的中频信号,再进入数字锁相电路。同时通过程序控制数字锁相电路中鉴相器串口控制信号的输入,可以实现任意分频比,再结合多CRO切换技术,即可实现宽带、高分辨率低相噪锁相频率源的频率切换。信号经过倍频后实现了高分辨率低相位噪声的Ka频段频率源。该技术具有很强的通用性,适当改变电路参数及FPGA程序,即可实现多频点的低相噪频率源,有广阔的运用前景。
-
-