一种基于原子钟组的高稳定时钟合成装置和方法

    公开(公告)号:CN110609462B

    公开(公告)日:2021-04-13

    申请号:CN201910889610.4

    申请日:2019-09-20

    Abstract: 一种基于原子钟组的高稳定时钟合成装置和方法,包括:高稳晶振、FPGA模块、模数转换芯片ADC、数模转换芯片DAC、压控晶体振荡器、加法器。多个星载原子钟通过对应的模数转换芯片ADC依次连接FPGA模块、数模转换芯片DAC、加法器、压控晶体振荡器;压控晶体振荡器向外输出相位及频率,作为下一级导航任务处理的时钟信号,并向任意一个模数转换芯片ADC输出相位及频率;高稳晶振用于向模数转换芯片ADC和FPGA模块提供采样频率,多个模数转换芯片ADC的采样时钟同频同相。本发明不仅解决不同原子钟之间切换引起的卫星钟信号“不连续”的问题;而且提出了一种基于大动态范围内高稳定时钟合成的数字化通用设计方法。

    一种基于原子钟组的高稳定时钟合成装置和方法

    公开(公告)号:CN110609462A

    公开(公告)日:2019-12-24

    申请号:CN201910889610.4

    申请日:2019-09-20

    Abstract: 一种基于原子钟组的高稳定时钟合成装置和方法,包括:高稳晶振、FPGA模块、模数转换芯片ADC、数模转换芯片DAC、压控晶体振荡器、加法器。多个星载原子钟通过对应的模数转换芯片ADC依次连接FPGA模块、数模转换芯片DAC、加法器、压控晶体振荡器;压控晶体振荡器向外输出相位及频率,作为下一级导航任务处理的时钟信号,并向任意一个模数转换芯片ADC输出相位及频率;高稳晶振用于向模数转换芯片ADC和FPGA模块提供采样频率,多个模数转换芯片ADC的采样时钟同频同相。本发明不仅解决不同原子钟之间切换引起的卫星钟信号“不连续”的问题;而且提出了一种基于大动态范围内高稳定时钟合成的数字化通用设计方法。

Patent Agency Ranking