-
公开(公告)号：CN118554947A
公开(公告)日：2024-08-27
申请号：CN202410747641.7
申请日：2024-06-11
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种基于SAR逻辑的时钟和数据恢复电路，包括环形振荡器，用于提供覆盖多个频带的时钟信号；鉴频鉴相器，用于判断输入数据与时钟的相位差距并生成UP/DN信号和指示频率极性的SLOW信号；电荷泵，用于根据UP/DN信号产生对应的充放电电流；环路滤波器，用于将电荷泵的输出电流转化成电压信号，进而控制环形振荡器的频率；频带切换电路，用于根据SLOW信号控制环形振荡器的频带跳变与整个环路的工作状态，以实现快速的时钟频率捕获；相位跟踪模式切换电路，用于在环路完成频率捕获后切换到相位跟踪模式。本发明采用基于SAR逻辑的频带间搜索方案，大幅度缩短了频率捕获所需要的时间，提高了CDR的锁定速度。
-
公开(公告)号：CN119834945A
公开(公告)日：2025-04-15
申请号：CN202510017475.X
申请日：2025-01-06
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种基于电阻‑跨导混合器的同步双向收发机，解决了现有技术中信号接口数量多，单位面积的信号传输量小的问题，该电路包括：发射机电路、电阻‑跨导混合器电路和接收机电路；其中，发射机电路，用于根据第一组差分时钟信号产生16路伪随机信号，并将16路伪随机信号串化为模拟单端出站信号；电阻‑跨导混合器电路，用于根据模拟单端出站信号对信道模拟信号的入站信号进行分离，得到P端入站信号和N端入站信号；接收机电路，用于对P端入站信号和N端入站信号均衡处理，得到16路数字信号，并将16路数字信号作为接收机的输出信号；实现了减少了信号接口数量且单位面积的信号传输量翻倍。
-
公开(公告)号：CN118573118A
公开(公告)日：2024-08-30
申请号：CN202410717347.1
申请日：2024-06-04
Applicant: 西安电子科技大学
IPC: H03B5/12
Abstract: 本发明公开了一种双核四模宽频带压控振荡器，包括：两个8字形电感线圈、四个模式切换开关和四个压控振荡单元；利用8字形电感线圈存在两种模式的特性，将无中心抽头的第一8字形电感线圈和第二8字形电感线圈正交摆放，使得构成的压控振荡器在仅占用较小面积的基础上存在四个工作模式，且四个工作模式分别覆盖不同的谐振频率范围，使得每个工作模式之间振荡频率相互独立，从而得到宽频带时钟源，解决了采用多个独立的压控振荡器占用的面积过大、消耗的功耗过大的问题；通过8字形电感线圈的两端分别对应连接两个压控振荡单元，以构成双核结构；得到的双核结构相比现有单核结构的相位噪声减小。
-
公开(公告)号：CN118017983A
公开(公告)日：2024-05-10
申请号：CN202410140502.8
申请日：2024-01-31
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种高速高精度的孪生积分型相位插值器，包括正交时钟产生器，用于根据两相差分输入时钟信号输出四相正交时钟信号；数字编码电路，用于对输入的插值控制码重新编码，输出两组差分控制码；两个积分型相位插值器，均连接正交时钟产生电路和数字编码电路，分别用于根据两组差分控制码对四相正交时钟信号进行相位插值，对应生成具有第一相位的时钟信号和具有第二相位的时钟信号；相位合成器，连接两个积分型相位插值器，用于对具有第一相位的时钟信号和具有第二相位的时钟信号进行相位合成，输出合成时钟信号。该电路结构紧凑，具有更高的插值精度以及工作速度，有效改善了高速串行链路的性能。
-
公开(公告)号：CN115514362A
公开(公告)日：2022-12-23
申请号：CN202211048235.9
申请日：2022-08-30
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种半速率数据重定时的时钟数据恢复电路，包括开关电容模块、滤波器电容、两级差分环形振荡器、时钟缓冲器、四相同或门模块和重定时器模块，其中，开关电容模块利用输入的二进制随机数据控制采样周期和采样频率，对时钟信号进行采样，输出采样电压信号；滤波器电容对采样电压信号进行滤波并输出控制电压；两级差分环形振荡器根据控制电压产生四路时钟信号；时钟缓冲器获得四路方波时钟信号；四相同或门模块输出二倍频的时钟信号并反馈至开关电容模块；重定时器模块根据两路方波时钟信号对二进制随机数据进行数据采样。本发明可以显著降低功耗，减小面积，节约成本，且拥有良好的恢复时钟的抖动性能与恢复数据的抖动容限性能。
-
Patent Agency Ranking
公开(公告)号：CN118316765A
公开(公告)日：2024-07-09
申请号：CN202410344302.4
申请日：2024-03-25
Applicant: 西安电子科技大学
Abstract: 本发明涉及一种用于高速数据接口的连续时间线性均衡电路，包括：依次串联的第一级连续时间线性均衡器电路、第二级连续时间线性均衡器电路、可编程增益放大器电路和负电容电路；第一级连续时间线性均衡器电路，用于输入高速数据信号，并补偿高速数据信号中的高频和中频衰减，将高频和中频增益补偿结合得到第一级补偿信号；第二级连续时间线性均衡器电路，用于补偿第一级补偿信号中的高频衰减，得到第二级补偿信号；可编程增益放大器电路，用于放大第二级补偿信号，增大信号的摆幅并输出；负电容电路用于产生负值电容，以进一步扩展电路带宽。本发明的连续时间线性均衡电路，在小面积和低功耗的同时，能够满足高速数据传输的需求。
-
公开(公告)号：CN117200761A
公开(公告)日：2023-12-08
申请号：CN202311075939.X
申请日：2023-08-24
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种差分信号延时电路、前馈均衡器以及SerDes系统，其中，差分信号延时电路包括依次连接的第一驱动模块、信号延时电路、第二驱动模块以及抽头信号产生单元；信号延时电路包括四个信号延迟调节单元；每个信号延迟调节单元均包括若干组输入级互联的电容缩放器和电容匹配单元；电容缩放器通过多个延时调节信号控制接入电路的电容大小，从而改变信号延时；电容匹配单元通过延时调节信号接入与电容缩放器相等的电容；均衡信号经信号延时电路的延迟调节后，作用于抽头信号产生单元，输出差分信号。该电路保证了接收端可以得到高度对称的差分信号，且具有调节范围大、精度高的优点。
-
公开(公告)号：CN119788067A
公开(公告)日：2025-04-08
申请号：CN202411683169.1
申请日：2024-11-22
Applicant: 西安电子科技大学
Abstract: 本发明涉及一种具有温度补偿的自启停突发模式时钟与数据恢复电路，包括：边沿检测电路，用于检测输入信号的边沿并产生延迟信号和使能信号；数字控制电路，用于根据使能信号和脉冲信号控制整个电路的工作状态，输出门控信号和控制信号；CTAT基准电流源，用于当开启时产生具有负温度系数的偏置电流；环形振荡器，用于产生对电源电压与温度不敏感的时钟信号；第一D触发器，用于根据时钟信号对延迟信号进行采样，得到恢复数据；数字相关器，用于当判断恢复数据与预设比较信号一致时输出脉冲信号为高电平。该电路自动实现时钟与数据恢复电路的唤醒与休眠，避免了电路长时间工作，从而降低了整体功耗。
-
公开(公告)号：CN119669668A
公开(公告)日：2025-03-21
申请号：CN202411882639.7
申请日：2024-12-19
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种基于傅里叶变换的数据重建方法与电路，包括：时钟产生器：用于提供混频所需要的M组正交时钟；混频器，用于将输入周期信号与M组正交时钟进行混频，得到M组中频输出信号；低通滤波器，用于根据混频输出得到对应的直流电压，进而记作傅里叶变换的系数；傅里叶运算模块，将傅里叶变换的系数进行傅里叶数学运算，进而得到重建信号。本发明基于傅里叶变换的数据重建方法可以通过逐次单频点混频重构高带宽信号，避免了同时检测全频率范围的带宽难题，大幅提升了高带宽信号传输系统中的信号可测性。
-
公开(公告)号：CN118519014A
公开(公告)日：2024-08-20
申请号：CN202410540247.6
申请日：2024-04-30
Applicant: 西安电子科技大学
IPC: G01R31/316
Abstract: 本发明公开了一种快速眼图张开度监测方法、电路及自适应均衡器，该电路包括数模转换器、相位插值器、两个差分动态比较器、PDF电路以及逻辑电路；数模转换器用于产生两组差分参考电压，相位插值器用于产生差分时钟，两个差分动态比较器用于基于差分时钟对待测数据进行采样并分别与两组差分参考电压进行比较，输出两个比较结果；PDF电路用于根据两个比较结果生成PDF信号；逻辑电路用于根据PDF信号，采用非均匀采样量化技术生成数模转换器和相位插值器的控制码，并在完成检测后，输出待测数据的眼宽和眼高。与传统均匀量化的EOM相比，该电路大大缩短了总的采样量化周期，加快了EOM的检测速度，更适用于高速自适应均衡。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.021 seconds)
