实现宽带侦察雷达信号处理的参数化IP模块设计方法

    公开(公告)号:CN116609744A

    公开(公告)日:2023-08-18

    申请号:CN202310398469.4

    申请日:2023-04-14

    Abstract: 本发明提供了一种实现宽带侦察雷达信号处理的参数化IP模块设计方法,按照宽带侦察雷达信号处理的设计需求将雷达信号处理流程进行功能划分,并对各个算法模块进行IP封装得到各个IP功能模块,并基于MicroBlaze软核对各个封装后的IP功能模块的参数进行整体配置的方法,在对各个封装后的IP模块进行复用时,不需要理解其内部的逻辑过程,仅需要对设计需要的数据进行输入即可实现。针对不同的环境以及不同体制雷达,当需要对实现过程中的参数进行更改时,本发明可通过MicroBlaze软核中的参数进行整体的更改,程序简单。

    基于桶状缓冲处理结构的并行快时间维恒虚警实现方法

    公开(公告)号:CN117890874A

    公开(公告)日:2024-04-16

    申请号:CN202410101298.9

    申请日:2024-01-24

    Abstract: 本发明公开了一种基于桶状缓冲处理结构的并行快时间维恒虚警实现方法,应用于FPGA中,方法包括:将动目标检测单元输出的由距离维、多普勒维两个维度表征的第一数据转化为由距离维、多普勒维、子多普勒维三个维度表征的第二数据;利用串并转换模块将第二数据按子多普勒维进行划分得到若干子数据组;将每一子数据组输入一CFAR检测与缓冲器;在CFAR检测与缓冲器中:构建桶状缓冲处理结构模型,基于桶状缓冲处理结构模型对输入的子数据组进行缓冲与检测处理得到检测结果;在信息综合模块中将检测结果与对应的速度维、距离维信息合并得到恒虚警检测结果。本发明提高了FPGA处理效率及降低了FPGA资源占用。

    基于CPU+GPU异构服务器平台的雷达信号处理优化方法

    公开(公告)号:CN117872308A

    公开(公告)日:2024-04-12

    申请号:CN202410058566.3

    申请日:2024-01-15

    Abstract: 本发明公开了一种基于CPU+GPU异构服务器平台的雷达信号处理优化方法,应用于异构服务器系统,包括:获取CPU端第一固定内存中一个相参处理时间内接收的回波数据,并利用CPU端的数据交互线程将回波数据异步传输至GPU端第二固定内存中;将回波数据读取到GPU端的内核寄存器中进行脉冲压缩,并将脉冲压缩结果返回到第二固定内存中;按块划分脉冲压缩结果后,将数据块读取至内核寄存器以计算取模后的相参积累结果,并将取模后的相参积累结果返回到第二固定内存中,再读取到内核寄存器中进行分段并行的线性恒虚警检测,将恒虚警检测结果返回到第二固定内存中;利用CPU端的数据交互线程将恒虚警检测结果返回到第一固定内存中。本发明提高了GPU计算资源的利用率。

Patent Agency Ranking