一种波控机幅相码优化方法
    3.
    发明公开

    公开(公告)号:CN118860389A

    公开(公告)日:2024-10-29

    申请号:CN202410827046.4

    申请日:2024-06-25

    摘要: 本申请的实施例涉及微波电路技术领域,公开了一种波控机幅相码优化方法,该方法包括:建立幅相码表格,在表格中触发快捷键进入编程界面,并在编程界面插入用户窗体;在用户窗体中进行幅相码优化操作界面布局;编写并生成所有通道的幅相码优化程序、上半阵通道的幅相码优化程序和下半阵通道的幅相码优化程序;触发运行命令按键,生成幅相码操作软件;利用幅相码操作软件对待测雷达的幅相码进行优化处理。该方法能够代替人工手动查找并计算,缩短了优化时间,提高天线测试效率,同时相对于人工处理,确保无错误码值生成,使得天线副瓣与零深性能指标达到最优状态。

    一种基于FPGA的二维平面相控阵天线配相算法实现方法

    公开(公告)号:CN111144014A

    公开(公告)日:2020-05-12

    申请号:CN201911389441.4

    申请日:2019-12-30

    IPC分类号: G06F30/20

    摘要: 本发明涉及一种基于FPGA的二维平面相控阵天线配相算法实现方法,采用FPGA硬件实现本发明,利用FPGA丰富的DSP资源、存储资源和并行运行特性,通过算法优化实现二维平面相控阵天线配相算法,提高算法的运算速度。通过将配相算法中的浮点型数据转换为整型数据、使用查表法简化运算过程、以数据量化和数据编码原理为基础,简化配相算法中的取模运算、以数据量化为基础,简化四舍五入运算获得最终配相码。本发明实现的配相算法运算速度由计数器时钟频率决定,运算精度由扩大倍数决定。

    一种基于FPGA的二维平面相控阵天线配相算法实现方法

    公开(公告)号:CN111144014B

    公开(公告)日:2023-03-28

    申请号:CN201911389441.4

    申请日:2019-12-30

    IPC分类号: G06F30/20

    摘要: 本发明涉及一种基于FPGA的二维平面相控阵天线配相算法实现方法,采用FPGA硬件实现本发明,利用FPGA丰富的DSP资源、存储资源和并行运行特性,通过算法优化实现二维平面相控阵天线配相算法,提高算法的运算速度。通过将配相算法中的浮点型数据转换为整型数据、使用查表法简化运算过程、以数据量化和数据编码原理为基础,简化配相算法中的取模运算、以数据量化为基础,简化四舍五入运算获得最终配相码。本发明实现的配相算法运算速度由计数器时钟频率决定,运算精度由扩大倍数决定。