-
公开(公告)号：CN115114885B
公开(公告)日：2022-12-02
申请号：CN202211036609.5
申请日：2022-08-29
Applicant: 苏州珂晶达电子有限公司 , 北京微电子技术研究所
IPC: G06F30/398 , G06F30/394 , G06F30/392
Abstract: 本申请涉及集成电路版图技术领域，具体而言，涉及一种自顶向下的版图层次结构处理方法、装置及存储介质，一定程度上可以解决集成电路版图的处理过程计算量大的问题。本申请实施例通过从初始集成电路版图中获得各初始单元的包围盒；可基于各包围盒的面积，实现从初始单元中筛选出目标单元实现；进一步从目标单元的各第一实例中筛选出有效实例，并满足有效实例位于目标单元的上层单元中，可基于有效实例的可复用区域，其中，可复用区域是有效实例中与上层单元中的第二实例的非重叠区域，实现确定目标集成电路版图。
-
公开(公告)号：CN115859896A
公开(公告)日：2023-03-28
申请号：CN202211436103.3
申请日：2022-11-16
Applicant: 苏州珂晶达电子有限公司 , 北京微电子技术研究所
IPC: G06F30/392
Abstract: 本申请提供一种集成电路版图的设计良率确定方法及装置。该方法包括：对集成电路版图每个关键层进行光学邻近效应修正，采用各个光刻仿真模型对修正数据进行光刻仿真并确定光刻热点位置，获取各个仿真轮廓上光刻热点位置对应的关键尺寸，对所有关键尺寸进行韦伯分布拟合，从累积概率分布函数上获取最小预设关键尺寸的失效概率，再结合所有光刻热点位置对应的失效概率确定修正数据的设计良率，根据各个修正数据的设计良率，确定集成电路版图的设计良率。整个方法通过光刻模型分析光刻工艺波动引起的设计良率变化，通过光刻热点统计信息，分析集成电路器件的失效概率，从而可以提前发现设计问题，进而提高晶圆生产中的制造良率，提升制程稳定性。
-
公开(公告)号：CN115114885A
公开(公告)日：2022-09-27
申请号：CN202211036609.5
申请日：2022-08-29
Applicant: 苏州珂晶达电子有限公司 , 北京微电子技术研究所
IPC: G06F30/398 , G06F30/394 , G06F30/392
Abstract: 本申请涉及集成电路版图技术领域，具体而言，涉及一种自顶向下的版图层次结构处理方法、装置及存储介质，一定程度上可以解决集成电路版图的处理过程计算量大的问题。本申请实施例通过从初始集成电路版图中获得各初始单元的包围盒；可基于各包围盒的面积，实现从初始单元中筛选出目标单元实现；进一步从目标单元的各第一实例中筛选出有效实例，并满足有效实例位于目标单元的上层单元中，可基于有效实例的可复用区域，其中，可复用区域是有效实例中与上层单元中的第二实例的非重叠区域，实现确定目标集成电路版图。
-
公开(公告)号：CN115437893A
公开(公告)日：2022-12-06
申请号：CN202210853718.X
申请日：2022-07-11
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明公开一种基于聚类分析的集成电路单粒子效应软错误仿真方法，步骤包括：应用VPI获取目标集成电路内部结构与资源信息；对获取的集成电路内部单元信息按功能相关性进行聚类，得到一定数量的簇；对每簇内单元进行以20％‑40％比例进行随机抽样，并生成故障节点列表；构建用于故障注入的集成电路单粒子效应软错误数字信号等效模型，以簇为单位对抽样单元进行故障注入，并监测故障注入是否引发芯片软错误；统计抽样单元的软错误概率；将抽样单元故障注入评估得到的软错误概率作为簇软错误概率。基于簇软错误概率实现对芯片整体软错误概率的评估与敏感区域定位。本发明实现了故障注入样本的优化，提升了仿真效率，可用于集成电路单粒子效应敏感性分析。
-
-
-
Search Results
4
records
(took 0.032 seconds)
