-
公开(公告)号：CN1988148A
公开(公告)日：2007-06-27
申请号：CN200510132654.0
申请日：2005-12-20
申请人： 联咏科技股份有限公司
摘要： 本发明提出一种具有静电放电保护电路的差动输入输出级，此差动输入输出级包括一P型差动对，P型差动对包括两个P型晶体管，每一个P型晶体管的闸极耦接一N型晶体管以保护P型晶体管免于充电元件模式静电。此保护元件比起先前技术，当充电元件模式静电发生在差动输入输出级时更可以提供低阻抗电流路径。
-
-
公开(公告)号：CN102457053A
公开(公告)日：2012-05-16
申请号：CN201010519760.5
申请日：2010-10-18
申请人： 联咏科技股份有限公司
发明人： 李彦枏
IPC分类号： H02H9/04
摘要： 本发明公开了用于一多电压系统的静电放电保护装置，包括一第一及一第二电路区块、一第一及一第二电源箝制电路。该第一及第二电路区块分别操作于一第一及一第二电源电压。该第二电源电压大于该第一电源电压。该第一电源箝制电路耦接于该第一电路区块，具有一崩溃电压介于该第一及该第二电源电压之间，及一维持电压大于或等于该第一电源电压。该第二电源箝制电路迭接于该第一电源箝制电路，并耦接于该第二电路区块。该第一与第二电源箝制电路的崩溃电压总和大于该第二电源电压，且该第一与第二电源箝制电路的维持电压总和大于或等于该第二电源电压。
-
-
公开(公告)号：CN101494194A
公开(公告)日：2009-07-29
申请号：CN200810008549.X
申请日：2008-01-23
申请人： 联咏科技股份有限公司
IPC分类号： H01L21/82 , H01L21/822 , H01L27/02 , H01L27/06 , H01L23/60
摘要： 本发明公开了一种可节省布局面积的集成电路及其形成方法。该集成电路包含扩散层、第一多晶硅层及第二多晶硅层。该第一多晶硅层设置于该扩散层的上方形成晶体管，该第二多晶硅层包含第一区段及第二区段，该第二多晶硅层的第一区段设置于该第一多晶硅层的上方形成电容，该第二多晶硅层的第二区段设置于该扩散层的上方形成电阻。本发明还公开了一种可节省布局面积的静电放电保护电路。
-
公开(公告)号：CN100449749C
公开(公告)日：2009-01-07
申请号：CN200510132654.0
申请日：2005-12-20
申请人： 联咏科技股份有限公司
摘要： 本发明提出一种具有静电放电保护电路的差动输入输出级，此差动输入输出级包括一P型差动对，P型差动对包括两个P型晶体管，每一个P型晶体管的闸极耦接一N型晶体管以保护P型晶体管免于充电元件模式静电。此保护元件比起先前技术，当充电元件模式静电发生在差动输入输出级时更可以提供低阻抗电流路径。
-
-
-
-
-
-
搜索结果
7 条记录 (耗时 0.027 秒)
