-
公开(公告)号：CN107689794B
公开(公告)日：2021-06-22
申请号：CN201710630152.3
申请日：2017-07-28
申请人： 联发科技股份有限公司
IPC分类号： H03M3/00
摘要： 本发明提供Δ‑Σ调制器，包括接收电路、回路滤波器模块、量化器、Δ‑Σ截断器、数字滤波器模块和输出电路。接收电路用于接收输入信号和反馈信号，以产生求和信号。回路滤波器模块用于对求和信号进行滤波，以产生滤波求和信号。量化器用于根据滤波求和信号产生第一数字信号。Δ‑Σ截断器用于截断第一数字信号，以产生第二数字信号。数字滤波器模块用于分别对第一数字信号和第二数字信号进行滤波，以产生滤波后的第一数字信号和滤波后的第二数字信号。输出电路用于根据滤波后的第一数字信号和滤波后的第二数字信号产生输出信号。本发明还提供了一种用于Δ‑Σ调制器的方法，可以有效地减少泄漏误差。
-
公开(公告)号：CN107465412B
公开(公告)日：2021-04-02
申请号：CN201710407632.3
申请日：2017-06-02
申请人： 联发科技股份有限公司
IPC分类号： H03M3/00
摘要： 本发明提供了一种Δ‑Σ调制器，用于对第一级输入进行数字转换。该Δ‑Σ调制器包括：第一信号转换器、第二信号转换器和数字消除逻辑。第一信号转换器用于将所述第一级输入转换为第一转换输出，以及，对第一级量化误差进行整形，以产生第二级输入，其中，所述第一级输入和所述第二级输入是模拟信号。第二信号转换器用于将所述第二级输入转换为第二转换输出。数字消除逻辑，用于根据所述第一转换输出和所述第二转换输出产生数字输出。相应地，本发明还提供了一种模拟‑数字转换器和信号转换方法。采用本发明，可以减少量化误差导致的副作用。
-
公开(公告)号：CN101958695A
公开(公告)日：2011-01-26
申请号：CN200910210496.4
申请日：2009-11-03
申请人： 联发科技股份有限公司
IPC分类号： H03H1/02
CPC分类号： H03H1/02 , H03H7/0153 , H03H2210/043
摘要： 提供一种操作电路与RC校准方法。操作电路包含：放大器，具有耦接参考电压的第一输入端；第一跨导元件，耦接放大器的输出端以选择性产生第一电流；第二跨导元件，耦接放大器的输出端以选择性产生第二电流；电阻性元件，具有耦接第一跨导元件的第一端；电容性元件，具有耦接第二跨导元件的第一端，电阻性电与电容性元件中至少一个是可调元件；切换装置，在第一模式下具有第一配置，将电容性元件连接至第二跨导元件，将电阻性元件连接至放大器，在第二模式下具有第二配置将电容性元件与第二跨导元件的连接断开，将放大器连接至电容性元件。藉此，本发明可对集成电路中的电阻与电容进行有效校准，同时能够节约集成电路的面积与成本。
-
公开(公告)号：CN111697972B
公开(公告)日：2023-09-15
申请号：CN202010169347.4
申请日：2020-03-12
申请人： 联发科技股份有限公司
IPC分类号： H03M3/00
摘要： 本发明公开Δ‑∑调制器及Δ‑∑调制方法，其中所述Δ‑∑调制器包括：第一合并电路，用于合并模拟反馈信号和模拟输入信号产生第一模拟信号；环路滤波器电路，用于根据所述第一模拟信号产生环路滤波后的信号；量化器电路，用于输出第一数字信号，所述第一数字信号至少指示截断误差补偿信号和所述环路滤波后的信号的数字合并结果；截断器电路，用于对所述第一数字信号进行截断以产生第二数字信号；第一数字模拟转换器电路，用于根据所述第二数字信号产生所述模拟反馈信号；和补偿电路，用于根据对所述第一数字信号执行的所述截断所产生的截断误差来产生所述截断误差补偿信号。本发明实施例具有较短的环路延迟和简化的数字硬件。
-
公开(公告)号：CN110277994B
公开(公告)日：2023-09-15
申请号：CN201910081746.2
申请日：2019-01-28
申请人： 联发科技股份有限公司
IPC分类号： H03M1/06
摘要： 本申请提供了用于在采样周期进行离散化的抗混迭滤波器，一种抗混迭滤波器包括：运算放大器，具有输入端和输出端；第一电容器，耦合在该输入端和该输出端之间；第二电容器；和开关电路，耦合在该第一电容器和该第二电容器之间；其中：在第一阶段，该开关电路将该第二电容器导通到该第一电容器；在第二阶段，该开关电路停止将该第二电容器导通到该第一电容器。实施本发明实施例，可以实现期望的滤波滚降，并且还可以在采样频率的整数倍时实现陷波，以满足抗混迭滤波的要求。
-
公开(公告)号：CN110022157A
公开(公告)日：2019-07-16
申请号：CN201811601663.3
申请日：2018-12-26
申请人： 联发科技股份有限公司
IPC分类号： H03M3/00
摘要： 本发明提供一种信号处理装置和Δ-Σ调制器,信号处理装置包括多位元量化器，用于量化模拟输入以产生包括多个码段的多位元输出码，多个码段包括第一码段和第二码段，其中，该多位元量化器在完成该第一码段的确定之前完成该第二码段的确定；和处理电路，用于根据该多个码段分别产生多个数字输出，该多个数字输出包括从该第一码段衍生出来的第一数字输出和从该第二码段衍生出来的第二数字输出，其中，该处理电路在接收来自该多位元量化器的该第一码段之前接收来自该多位元量化器的该第二码段，以及，该第一数字输出与该第一码段之间的第一传递函数不同于该第二数字输出与该第二码段之间的第二传递函数。采用本发明，具有低延迟且系统稳定性好的优点。
-
公开(公告)号：CN105811977B
公开(公告)日：2019-04-02
申请号：CN201510967247.5
申请日：2015-12-21
申请人： 联发科技股份有限公司
IPC分类号： H03M1/10
摘要： 提供了一种模数转换器的校准电路及方法。模数转换器(ADC)的校准电路包括：测试信号生成器，被配置为连接至该ADC的模拟输入；以及数字滤波器，连接至该ADC的输出，该数字滤波器在多个频率处具有衰减槽口，该多个频率对应于由该测试信号生成器生成的量化噪声音调所处的频率。本发明提供的模数转换器的校准电路及方法能够校正ADC的转换误差并提高ADC的输出的数字信号的准确性。
-
公开(公告)号：CN107465412A
公开(公告)日：2017-12-12
申请号：CN201710407632.3
申请日：2017-06-02
申请人： 联发科技股份有限公司
IPC分类号： H03M3/00
摘要： 本发明提供了一种Δ-Σ调制器，用于对第一级输入进行数字转换。该Δ-Σ调制器包括：第一信号转换器、第二信号转换器和数字消除逻辑。第一信号转换器用于将所述第一级输入转换为第一转换输出，以及，对第一级量化误差进行整形，以产生第二级输入，其中，所述第一级输入和所述第二级输入是模拟信号。第二信号转换器用于将所述第二级输入转换为第二转换输出。数字消除逻辑，用于根据所述第一转换输出和所述第二转换输出产生数字输出。相应地，本发明还提供了一种模拟-数字转换器和信号转换方法。采用本发明，可以减少量化误差导致的副作用。
-
公开(公告)号：CN111697972A
公开(公告)日：2020-09-22
申请号：CN202010169347.4
申请日：2020-03-12
申请人： 联发科技股份有限公司
IPC分类号： H03M3/00
摘要： 本发明公开Δ-∑调制器及Δ-∑调制方法，其中所述Δ-∑调制器包括：第一合并电路，用于合并模拟反馈信号和模拟输入信号产生第一模拟信号；环路滤波器电路，用于根据所述第一模拟信号产生环路滤波后的信号；量化器电路，用于输出第一数字信号，所述第一数字信号至少指示截断误差补偿信号和所述环路滤波后的信号的数字合并结果；截断器电路，用于对所述第一数字信号进行截断以产生第二数字信号；第一数字模拟转换器电路，用于根据所述第二数字信号产生所述模拟反馈信号；和补偿电路，用于根据对所述第一数字信号执行的所述截断所产生的截断误差来产生所述截断误差补偿信号。本发明实施例具有较短的环路延迟和简化的数字硬件。
-
公开(公告)号：CN110277994A
公开(公告)日：2019-09-24
申请号：CN201910081746.2
申请日：2019-01-28
申请人： 联发科技股份有限公司
IPC分类号： H03M1/06
摘要： 本申请提供了用于在采样周期进行离散化的抗混迭滤波器，一种抗混迭滤波器包括：运算放大器，具有输入端和输出端；第一电容器，耦合在该输入端和该输出端之间；第二电容器；和开关电路，耦合在该第一电容器和该第二电容器之间；其中：在第一阶段，该开关电路将该第二电容器导通到该第一电容器；在第二阶段，该开关电路停止将该第二电容器导通到该第一电容器。实施本发明实施例，可以实现期望的滤波滚降，并且还可以在采样频率的整数倍时实现陷波，以满足抗混迭滤波的要求。
-
-
-
-
-
-
-
-
-
搜索结果
15 条记录 (耗时 0.027 秒)
