一种阶梯式沟槽MOS肖特基二极管器件

    公开(公告)号:CN103956389B

    公开(公告)日:2017-07-11

    申请号:CN201410148707.7

    申请日:2014-04-14

    CPC classification number: H01L29/8725 H01L29/66143

    Abstract: 本发明公开了一种阶梯式沟槽MOS肖特基二极管器件,包括N+半导体衬底;N‑外延层,位于N+半导体衬底上;N‑外延层上加工阶梯状的沟槽结构;梯形沟槽内壁生长氧化层;N‑外延层上及沟槽内生长肖特基接触的阳极金属;N+衬底下面生长欧姆接触的阴极金属。所述的沟槽结构是由两个直角沟槽形成阶梯状沟槽;即N‑外延层的截面为周期性排列的凸出状。将传统TMBS里面的直角沟槽的上部沟槽宽度变宽,这样能有效的调节沟槽中不同部位的电场耦合作用,从而调节沟槽中间有源区不同深度处电场强度。使用该结构可以保持在击穿电压不减小、正向导通电压只是略有增加的情况下,实现漏电的大幅降低。

    一种IO口间无相互干扰的低电容多通道瞬态电压抑制器

    公开(公告)号:CN104465649B

    公开(公告)日:2017-10-03

    申请号:CN201410673950.0

    申请日:2014-11-21

    Abstract: 低电容多通道瞬态电压抑制器,包括P+半导体衬底,P‑外延层位于P+半导体衬底上;外延层上从左到右分别有包含第一环形P+有源注入区的左端,第一N阱,第一环形P+有源注入区的右端,第二N阱,第一P阱,第三N阱,第二环形P+有源注入区的左端,第四N阱,第二环形P+有源注入区的右端。所述的第一N阱和第四N阱上分别设有第一N+有源注入区和第五N+有源注入区;所述的第二N阱上设有第二N+有源注入区和第二P+有源注入区;所述的第一P阱上设有第三N+有源注入区;所述的第三N阱上设有第四N+有源注入区和第三P+有源注入区。

    一种阶梯式沟槽MOS肖特基二极管器件

    公开(公告)号:CN103956389A

    公开(公告)日:2014-07-30

    申请号:CN201410148707.7

    申请日:2014-04-14

    CPC classification number: H01L29/8725 H01L29/66143 H01L29/0611 H01L29/0619

    Abstract: 本发明公开了一种阶梯式沟槽MOS肖特基二极管器件,包括N+半导体衬底;N-外延层,位于N+半导体衬底上;N-外延层上加工阶梯状的沟槽结构;梯形沟槽内壁生长氧化层;N-外延层上及沟槽内生长肖特基接触的阳极金属;N+衬底下面生长欧姆接触的阴极金属。所述的沟槽结构是由两个直角沟槽形成阶梯状沟槽;即N-外延层的截面为周期性排列的凸出状。将传统TMBS里面的直角沟槽的上部沟槽宽度变宽,这样能有效的调节沟槽中不同部位的电场耦合作用,从而调节沟槽中间有源区不同深度处电场强度。使用该结构可以保持在击穿电压不减小、正向导通电压只是略有增加的情况下,实现漏电的大幅降低。

Patent Agency Ranking