-
公开(公告)号：CN107850750B
公开(公告)日：2020-10-27
申请号：CN201680039355.9
申请日：2016-07-19
申请人： 索尼半导体解决方案公司
摘要： 以高精度对齐布置有透镜的透镜基板。在堆叠透镜结构的构造中，在形成在基板中的通孔的内侧布置有透镜的透镜基板直接接合并堆叠。特别地，形成在基板的表面中的一个以上的空气槽减小了层叠透镜结构的相邻透镜之间的空隙部内部的空气的影响。
-
公开(公告)号：CN108025515A
公开(公告)日：2018-05-11
申请号：CN201680043359.4
申请日：2016-07-19
申请人： 索尼半导体解决方案公司
摘要： 减少在切割多个层叠基板的情况下碎屑的影响。提供了一种其中层叠有基板的半导体装置，在所述基板中形成有包围图案的凹槽，所述图案构造有预定电路或部件。本技术能够适用于例如在各基板中形成有通孔并且在通孔的内侧布置有透镜的层叠透镜结构、装有层叠透镜结构和受光装置的相机模块、层叠有像素基板和控制基板的固态成像装置等。
-
公开(公告)号：CN107430216A
公开(公告)日：2017-12-01
申请号：CN201680017131.8
申请日：2016-07-15
申请人： 索尼半导体解决方案公司
IPC分类号： G02B3/00
摘要： 为了抑制图像质量的劣化，本技术例如涉及一种带透镜的基板，包括在其中形成有通孔并且在所述通孔的侧壁上形成有遮光膜的基板；和形成在所述基板的通孔的内侧的透镜树脂部。本技术可以适用于例如带透镜的基板、层叠透镜结构、相机模块、制造装置、制造方法、电子设备、计算机、程序、存储介质、系统等。
-
-
公开(公告)号：CN107850758A
公开(公告)日：2018-03-27
申请号：CN201680040007.3
申请日：2016-07-19
申请人： 索尼半导体解决方案公司
IPC分类号： G02B13/00 , B29D11/00 , G02B3/00 , H01L27/146 , G02B27/32
CPC分类号： G02B3/0075 , B29C43/04 , B29C43/18 , B29D11/00307 , B29D11/00375 , G02B3/0062 , G02B3/0068 , G02B13/0085 , G02B27/32 , H01L27/14625 , H01L27/14627 , H01L27/14685 , H01L27/14687
摘要： 本发明的目的是使其中配置有透镜的带透镜基板以高精度对准。堆叠型透镜结构具有以下的构造：其中，具有透镜的带透镜基板基于对准标记而直接接合并堆叠着，所述透镜被配置在形成于该基板中的通孔的内侧处。所述对准标记与所述通孔是同时形成的。例如，本技术可应用于将堆叠型透镜结构和受光元件整合在一起的相机模块等，在所述堆叠型透镜结构中，包括第一带透镜基板至第三带透镜基板的至少3个带透镜基板是如下的带透镜基板：在该基板中形成有通孔，在所述通孔的内侧处形成有透镜。
-
公开(公告)号：CN118974804A
公开(公告)日：2024-11-15
申请号：CN202380026491.4
申请日：2023-03-10
申请人： 索尼半导体解决方案公司
发明人： 笠原直也 , 泽部智明 , 小仓昌也 , 青柳健一 , 白岩利章 , 根岸英辅 , 立岛滉大 , 伊藤启之 , 吉田纯 , 加藤孝义 , 西川宽 , 滨下大辅 , 市川朋芳 , 藤卷宏史 , 大岛启示 , 杉安雅贵
IPC分类号： G09F9/30 , G09F9/302 , H05B33/02 , H05B33/04 , H05B33/12 , H05B33/22 , H10K50/00 , H10K59/00
摘要： 本发明抑制设置有有机EL膜的显示装置中的漏电流。该显示装置包括第一电极、第二电极和有机EL膜。在该显示装置中，第一电极和第二电极具有不同的极性。当从垂直于预定平面的方向观察时，该显示装置中的有机EL膜形成在预定数量的子像素和连接部分上，该连接部分是连接预定数量的子像素之间的像素间区域中的相邻子像素的部分。当从平行于预定平面的方向观察，有机EL膜形成在第一电极与第二电极之间。
-
-
公开(公告)号：CN113812000A
公开(公告)日：2021-12-17
申请号：CN202080034647.X
申请日：2020-06-26
申请人： 索尼半导体解决方案公司
发明人： 中泽圭一 , 财津光一郎 , 藤井宣年 , 樋浦洋平 , 森茂贵 , 冈本晋太郎 , 大岛启示 , 万田周治 , 山元纯平 , 柚贺优衣 , 三宅慎一 , 神户智树 , 绪方亮 , 宫路达贵 , 中川进次 , 山下浩史 , 浜本宁 , 君塚直彦
IPC分类号： H01L27/146
摘要： 根据本发明的固态成像装置包括：第一半导体层，其针对每个像素包括光电转换部和电荷累积部，在电荷累积部中累积有由光电转换部产生的信号电荷；像素分离部，其设置在第一半导体层中，并且将多个像素彼此分隔；第二半导体层，其设置有像素晶体管并且层叠在第一半导体层上，像素晶体管读出电荷累积部的信号电荷；和第一共享连接部，其设置在第二半导体层和第一半导体层之间，并且被设置成跨越像素分离部并且连接到多个电荷累积部。
-
公开(公告)号：CN107850757B
公开(公告)日：2020-11-17
申请号：CN201680036724.9
申请日：2016-07-15
申请人： 索尼半导体解决方案公司
IPC分类号： G02B13/00 , B29D11/00 , G02B3/00 , H01L27/146
摘要： 本公开减小了层叠透镜结构的透镜的位置偏移。根据与在制造过程中发生的各通孔的位置的偏移相对应的第一偏移量，在从第一目标位置偏移的位置处形成多个通孔。使用第一模具和第二模具在所述多个通孔的各通孔的内侧形成透镜，在第一模具中，根据与在制造过程中发生的各透镜的第一表面的位置的偏移相对应的第二偏移量，将用于形成各透镜的第一表面的多个第一转印面配置在从预定第二目标位置偏移的位置，在第二模具中，根据与在制造过程中发生的各透镜的第二表面的位置的偏移相对应的第三偏移量，将用于形成各透镜的第二表面的多个第二转印面配置在从预定第三目标位置偏移的位置。根据直接接合形成其中形成有透镜的多个基板；和层叠的多个基板被分割。例如，本技术可以适用于层叠透镜结构等。
-
公开(公告)号：CN117425963A
公开(公告)日：2024-01-19
申请号：CN202280040854.5
申请日：2022-06-16
申请人： 索尼半导体解决方案公司
发明人： 羽根田雅希 , 琴尾健吾 , 白数佳纪 , 下村和辉 , 藤井宣年 , 平野嵩明 , 藤井洋辅 , 大井上昂志 , 斋藤卓 , 石丸敏之 , 大岛启示 , 今井愼一 , 黑鸟托也 , 杉山知広 , 三桥生枝 , 徳冈贤一
IPC分类号： H01L27/146
摘要： 本发明提供一种其中形成有所需的贯通电极的光检测装置。根据本发明的光检测装置包括：第一半导体层，其具有光电转换区域，并且所述第一半导体层的一面是第一面，另一面是作为光入光面的第二面；第二半导体层，其一面是第三面且另一面是第四面；第二配线层，其与所述第二半导体层的所述第三面叠置；第三配线层，其与所述第二半导体层的所述第四面叠置；第一配线层，其一面与所述第一半导体层的所述第一面叠置并且另一面与所述第二配线层和所述第三配线层中的一者叠置；第一导体，其具有第一宽度，由第一材料构成，并且沿厚度方向贯穿所述第二半导体层；以及第二导体，其具有小于所述第一宽度的第二宽度，由不同于所述第一材料的第二材料构成，并且沿所述厚度方向贯穿所述第二半导体层。
-
-
-
-
-
-
-
-
-
搜索结果
19 条记录 (耗时 0.03 秒)
