公开(公告)号：CN1126104C

公开(公告)日：2003-10-29

申请号：CN98106142.7

申请日：1998-03-30

Applicant: 精工爱普生株式会社

Inventor： R·罗杰斯 ,  纪光愷

IPC: G11C5/14

CPC classification number: G11C7/12 ,  G11C7/1072

Abstract: 低功率RAM器件的位线预充电电路只是有选择地对将被读出的位线预充电，使得尽量减少预充电和整个RAM功率消耗。最佳RAM预充电电路使用读出放大器中的预充电器件作为主位线预充电器件，通过列MUX有选择地连接并对被选中的位线预充电；电路还包括每一位线的第二位线预充电器件，使得能够缓慢地充电，防止危险的RAM数据出错。由于RAM的出错只出现在几个时钟周期之后，所以，第二预充电器件由小的晶体管组成，从而可以减少所需的预充电功率。

公开(公告)号：CN1199229A

公开(公告)日：1998-11-18

申请号：CN98106142.7

申请日：1998-03-30

Applicant: 精工爱普生株式会社

Inventor： R·罗杰斯 ,  纪光恺

IPC: G11C5/14

CPC classification number: G11C7/12 ,  G11C7/1072

Abstract: 低功率RAM器件的位线预充电电路只是有选择地对将被读出的位线预充电,使得尽量减少预充电和整个RAM功率消耗。最佳RAM预充电电路使用读出放大器中的预充电器件作为主位线预充电器件,通过列MUX有选择地连接并对被选中的位线预充电;电路还包括每一位线的第二位线预充电器件,使得能够缓慢地充电,防止危险的RAM数据出错。由于RAM的出错只出现在几个时钟周期之后,所以,第二预充电器件由小的晶体管组成,从而可以减少所需的预充电功率。

公开(公告)号：CN1175126A

公开(公告)日：1998-03-04

申请号：CN97115422.8

申请日：1997-07-16

Applicant: 精工爱普生株式会社

Inventor： R·罗杰斯 ,  K·K·奇 ,  J·C·陈 ,  藤森启太郎 ,  降矢安成 ,  笠原昌一郎 ,  菊原和通

IPC: H03H9/30

CPC classification number: H03K3/356034 ,  H03K3/013 ,  H03K3/0231 ,  H03K3/35613 ,  H03L7/0995

Abstract: 一种用于提供最优化地既防止共模振荡又防止输入滞后的压控差分延迟元件的系统,包括第一、第二电压源端和电流调制电压端;电流控制MOS晶体管;一对反相器;一对交联装置;一对MOS二极管。为了防止共模振荡和输入滞后,二极管的沟道尺寸基本上等于负载晶体管的沟道尺寸。