公开(公告)号：CN1519576A

公开(公告)日：2004-08-11

申请号：CN200410039378.9

申请日：2004-01-30

Applicant: 精工爱普生株式会社

Inventor： 西田治雄 ,  石田卓也

IPC: G01R31/28 ,  G06F17/50

CPC classification number: G01R31/318536 ,  G01R31/3172 ,  G01R31/318541 ,  G01R31/318572

Abstract: 本发明提供一种测试电路、集成电路及其测试方法，所述测试电路包括选择器SEL1和选择器SEL2，所述选择器SEL1在其第一输入端，接收来自宏块MB1的信号M1OUT，在其第二输入端，接收宏块MB2用的测试输入信号TIN1和TIN2；所述选择器SEL2，在其第一输入端，接收来自SEL1的信号SQ，在其第二输入端接收来自MB2的信号M2OUT。在对MB1进行测试的第一测试模式中，SEL1向SEL2的第一输入端输出来自MB1的信号M1OUT；SEL2向MB1输出来自SEL1的信号SQ。在对MB2进行测试的第二测试模式中，SEL1向MB2输出MB2用的测试输入信号TIN1和TIN2；SEL2将来自MB2的信号M2OUT作为MB2用的测试输出信号TOUT输出。

公开(公告)号：CN1519575A

公开(公告)日：2004-08-11

申请号：CN200410039373.6

申请日：2004-01-30

Applicant: 精工爱普生株式会社

Inventor： 西田治雄 ,  石田卓也

IPC: G01R31/28 ,  G06F17/50

CPC classification number: G01R31/31723 ,  G01R31/31715 ,  G01R31/31855 ,  G01R31/318583

Abstract: 本发明公开了一种测试电路、集成电路及测试方法。在具有通信用物理层电路PHY的宏块MB2和宏块MB1之间，以时钟频率CF1进行收发信号处理。该测试电路TC包括测试用的发送缓冲器TXB和接收缓冲器RXB，即，所述发送缓冲器TXB以比CF1低的频率CF2存储来自测试输入端子TPI的发送数据信号；所述接收缓冲器RXB以比CF1低的频率CF3将接收数据信号输出到测试输出端子TPO。发送缓冲器TXB以频率CF2存储来自端子TPI的发送数据信号后，以频率CF1将被存储的发送数据信号输出到MB2。接收缓冲器RXB，以频率CF1存储来自MB2的接收数据信号后，将被存储的接收数据信号以频率CF3输出到端子TPO。