-
公开(公告)号：CN117155386A
公开(公告)日：2023-12-01
申请号：CN202311304293.8
申请日：2023-10-10
Applicant: 福州大学
Abstract: 本发明涉及一种基于失调校准的R2R SAR ADC。包括比较器、失调校准电路、电荷泵控制逻辑模块、SAR逻辑模块、R2R DAC；失调校准电路的控制端作为输入采样信号输入端和校准控制信号输入端，失调校准电路的输出端与比较器的第一输入端相连接，失调校准电路的输入端与电荷泵控制逻辑模块的输出端连接，比较器的输出端分别连接SAR逻辑模块的输入端、电荷泵控制逻辑模块的输入端，SAR逻辑模块的输出端与R2R DAC连接，以控制R2R DAC，R2R DAC的输出端与比较器的第二输入端相连接。本发明提出的一种失调电压校准结构，能够提高R2R SAR ADC的性能。本发明在高精度ADC，尤其是SAR ADC中拥有巨大的应用前景。
-
Patent Agency Ranking
公开(公告)号：CN115632635A
公开(公告)日：2023-01-20
申请号：CN202211297590.X
申请日：2022-10-22
Applicant: 福州大学
IPC: H03K3/0231 , H03K3/012
Abstract: 本发明提出一种用于ADC的高精度张弛振荡器，所述振荡器包括电流源I1与I2、电容器CRES、比较器、反相器INV1、INV2、振荡器晶体管组和电压选择开关TG；所述比较器与反相器INV1、电容器CRES相连，还与振荡器晶体管M1、M2相连；比较器连有偏置电源VB1、VB2、VB3，以及校准信号端口Caln1~CalnN、Calp1~CalpN，通过接入校准信号Vn1~VnN、Vp1~VpN，来校准在比较过程中存在的失配问题；所述振荡器通过对比较器失配的校准来实现振荡器的高精度，电压选择开关根据比较器输出结果选择相应标准电压以实现振荡输出；本发明电路结构简单，易于集成，可操作性强并且功耗低，能实现高精度的效果，适合应用于ADC系统。
-
公开(公告)号：CN112532246A
公开(公告)日：2021-03-19
申请号：CN202011504227.1
申请日：2020-12-18
Applicant: 福州大学
Abstract: 本发明涉及一种低压低功耗共模电压变化不敏感的二级全动态比较器。包括依次连接的第一级前置动态放大器、第二级前置动态放大器和动态锁存器，第一级前置动态放大器的一对输入端作为所述二级全动态比较器的一对输入端，动态锁存器的一对输出端作为所述二级全动态比较器的一对输出端，第一级、第二级前置动态放大器的时钟信号输入端相连接作为所述二级全动态比较器的第一时钟信号输入端，动态锁存器的时钟信号输入端作为所述二级全动态比较器的第二时钟信号输入端，第一、第二时钟信号输入端输入的时钟信号反相。本发明相比于传统的比较器无静态功耗，可工作在低压环境下，并且可以对抗共模电压的变化，实现比较器低压低功耗共模电压变化不敏感。
-
公开(公告)号：CN117978163A
公开(公告)日：2024-05-03
申请号：CN202410147415.5
申请日：2024-02-02
Applicant: 福州大学
Abstract: 本发明涉及一种用于SAR ADC的低功耗电容阵列切换系统及方法。所述系统包括第一电容阵列P1~PN‑1、第二电容阵列N1~NN‑1、比较器CMP、2个采样开关S1与S2、2个电平切换开关组SP1~SPN‑1与SN1~SNN‑1和数字逻辑模块；输入信号VIP通过采样开关S1连接到第一电容阵列的顶极板，输入信号VIN通过采样开关S2连接到第二电容阵列的顶极板；第一电容阵列的顶极板与比较器CMP的同相输入端相连，第二电容阵列的顶极板与比较器CMP的反相输入端相连；第一电容阵列、第二电容阵列的底极板分别与2个电平切换开关组中的2N‑2个电平切换开关的一端相接，2N‑2个电平切换开关的另一端均连接基准电平VREFP、地电平VREFN和共模电平VCM。本发明可以提高电容的面积利用率，此外还能有效降低电容切换的能量消耗。
-
公开(公告)号：CN116846391A
公开(公告)日：2023-10-03
申请号：CN202310880131.2
申请日：2023-07-18
Applicant: 福州大学
Abstract: 本发明涉及一种基于双校准的低失调低功耗动态比较器。包括比较器输入单元、动态前置预放大器、动态锁存器、DAC校准单元以及时钟产生电路五个模块，有校准状态与比较状态两种工作状态，时钟产生电路根据比较器时钟CLKC和控制信号CA生成第一级校准时钟CLK1、第二级校准时钟CLK2和计数器复位信号RESET，根据这三个信号的变化，该比较器先后完成两次校准，随后进入比较状态。本发明的内置比较器为动态前置预放大器和动态锁存器构成，无需考虑静态功耗，并且通过5bit DAC校准单元两次改变衬底电位的方案，最终使得本发明达到了低失调低功耗的效果。
-
公开(公告)号：CN116865757A
公开(公告)日：2023-10-10
申请号：CN202310903865.8
申请日：2023-07-22
Applicant: 福州大学
Abstract: 本发明涉及一种基于电荷泵的失调电压校准的小面积SAR ADC。包括DAC电容阵列、SAR逻辑控制模块、比较器、电荷泵、电荷泵控制逻辑模块。有校准模式和正常工作模式，在进入校准模式前，电容阵列先进行复位，同时给电荷泵进行充电，进入校准模式后，比较器的结果通过逻辑对电荷泵进行充放电，进而消除失调电压，校准模式结束后，进入正常工作状态，对输入信号采样后，进行依次逐位比较，近而得到数字码。该电路的比较器也是使用全动态比较器，没有静态功耗，使得功耗大大减少。本发明是适用于低速、高精度、低功耗应用的SAR ADC。
-
-
-
-
-
Search Results
6
records
(took 0.012 seconds)
