公开(公告)号：CN117081596B

公开(公告)日：2025-04-25

申请号：CN202311033264.2

申请日：2023-08-14

Applicant: 电子科技大学

Inventor： 梅思涛 ,  赵贻玖 ,  周乃馨 ,  陈世博 ,  许慧雅 ,  倪昕皓志

IPC: H03M1/12

Abstract: 本发明公开了基于频率交织采样技术的子带混叠采样重构方法，输入信号经过功分器同时进入M个通道，通过选择合适频率的正弦信号进行调制，使每个通道的输入信号产生不同程度的混叠，然后通过低通滤波器滤除掉混叠后的高频部分，以此来实现子带分解的过程；滤波后的信号经模数转换器采样后转变为数字信号，通过上采样和数字滤波提高采样率后，再通过傅里叶变换转换到频域进行数字处理；通过乘法、频谱镜像以及频谱相减等数字信号处理方法分离出每个子带的频谱，再将除基带外的高频子带通过数字上变频的方法搬移到其原始位置，再将所有子带相加，通过傅里叶反变换恢复出原始信号。

公开(公告)号：CN118897963A

公开(公告)日：2024-11-05

申请号：CN202410932133.6

申请日：2024-07-10

Applicant: 电子科技大学

Inventor： 赵家铭 ,  赵贻玖 ,  周乃馨 ,  陈世博 ,  王煜森

IPC: G06F18/20 ,  G06F18/27 ,  G06F18/214 ,  G06F18/25 ,  G06N3/0499 ,  G06N3/08 ,  G01R31/28

Abstract: 本发明公开了一种集成电路智能测试方法与系统，首先使用正预测器、负预测器同步对所有需要进行测试的集成电路进行预测，通过对比两个预测的预测结果，识别出具有大于可靠性阈值Tstab的预测结果并转为传统测试，有效提高了测试可靠性。与此同时，本发明对正负两个预测器的预测结果进行加权求和作为最终预测结果，使最终结果预测误差小于单模型预测误差的1/2，显著提高了预测精度，此外，最终预测误差的方差小于单模型预测误差方差的1/2，也有效提高了测试稳定性。

公开(公告)号：CN116667850A

公开(公告)日：2023-08-29

申请号：CN202310606049.0

申请日：2023-05-26

Applicant: 电子科技大学

Inventor： 赵贻玖 ,  李南骏 ,  杨苏松 ,  梅思涛 ,  周乃馨 ,  郑彦泽

IPC: H03M1/10 ,  H03M1/12

Abstract: 本发明公开了一种时间交错ADC的频域自适应滤波校准方法，将TI‑ADC通道模型视作理想通道与误差通道的组合，对信号进行过采样，可以提取信号中的误差信号，通过高通滤波器提取出高频部分信号，用该部分信号作为频域自适应滤波器的期望信号，将频域自适应滤波器的期望信号和输入信号分成相同的一定大小的数据块，通过FFT转换到频率域后，执行梯度下降算法，更新频域自适应滤波器的滤波器系数，直至期望信号与输入信号的差的均方误差最小。本发明解决了传统基于时域自适应滤波器的TI‑ADC校正只能串行计算，无法充分发挥FPGA并行计算优势的缺点，在样本点数足够的情况下，能够实现高精度的采样信号校正，同时不失灵活性。同时，本发明大大降低了运算量且更适合于FPGA计算。

公开(公告)号：CN116470983A

公开(公告)日：2023-07-21

申请号：CN202310474351.5

申请日：2023-04-27

Applicant: 电子科技大学

Inventor： 赵贻玖 ,  蒋冬宇 ,  梅思涛 ,  周乃馨 ,  郑彦泽

IPC: H04J3/06

Abstract: 本发明公开了一种基于Xilinx FPGA的时钟相位同步方法，首先通过Xilinx FPGA内的GT高速串行收发器在分布式节点之间建立串行通信链路，再将其中一个节点作为发送节点，另一个作为接收节点，在节点之间不断传递测试数据，通过GT高速串行收发器测试出TX_USRCLK和RX_USRCLK之间的时钟相位差，然后运用DDMTD技术在发送节点中测试出本地系统时钟与TX_USRCLK的时钟相位差，在接收节点中测试出本地系统时钟与RX_USRCLK的时钟相位差，最后根据以上测试出的相位差信息，通过混合时钟管理模块将本地系统时钟调节至相位同步。

公开(公告)号：CN118897975A

公开(公告)日：2024-11-05

申请号：CN202410919642.5

申请日：2024-07-10

Applicant: 电子科技大学

Inventor： 赵家铭 ,  赵贻玖 ,  周乃馨 ,  陈世博 ,  张益

IPC: G06F18/2113 ,  G01R31/28 ,  G06F18/214 ,  G06F18/2135 ,  G06N3/0499

Abstract: 本发明公开了一种用于电路智能测试的特征选择方法与系统，首先使用离散小波分析对电路时域响应信号进行变换，扩充了电路时域响应信号的时频域信息，然后对离散小波分析后的小波近似系数与前b级小波细节系数进行降维，保证降维后的特征集具有足够数量的有效特征，最后使用组合递增法选择最优特征集，结合了过滤法与包装法的优势，兼顾了特征选择的效果与计算速度。

公开(公告)号：CN117081596A

公开(公告)日：2023-11-17

申请号：CN202311033264.2

申请日：2023-08-14

Applicant: 电子科技大学

Inventor： 梅思涛 ,  赵贻玖 ,  周乃馨 ,  陈世博 ,  许慧雅 ,  倪昕皓志

IPC: H03M1/12

Abstract: 本发明公开了基于频率交织采样技术的子带混叠采样重构方法，输入信号经过功分器同时进入M个通道，通过选择合适频率的正弦信号进行调制，使每个通道的输入信号产生不同程度的混叠，然后通过低通滤波器滤除掉混叠后的高频部分，以此来实现子带分解的过程；滤波后的信号经模数转换器采样后转变为数字信号，通过上采样和数字滤波提高采样率后，再通过傅里叶变换转换到频域进行数字处理；通过乘法、频谱镜像以及频谱相减等数字信号处理方法分离出每个子带的频谱，再将除基带外的高频子带通过数字上变频的方法搬移到其原始位置，再将所有子带相加，通过傅里叶反变换恢复出原始信号。