公开(公告)号：CN105681689A

公开(公告)日：2016-06-15

申请号：CN201510875573.3

申请日：2015-12-01

Applicant: 瑞萨电子株式会社

Inventor： 铃木淳史

IPC: H04N5/347 ,  H04N5/355 ,  H04N5/3745

CPC classification number: H04N5/378 ,  H01L27/14609 ,  H01L27/14636 ,  H01L27/14641 ,  H04N5/363 ,  H04N5/3698 ,  H04N5/37457 ,  H04N5/347 ,  H04N5/3559 ,  H04N5/37452

Abstract: 本发明的目的在于减小各像素单元的电荷积累部(浮置扩散区)的电容。在成像装置中，除了用于连接列方向上延伸的多条连接导线的多个第一开关晶体管之外，在各连接导线和各像素单元的浮置扩散区之间配设第二开关晶体管。优选地，第一开关晶体管的栅极和第二开关晶体管的栅极彼此电连接。

公开(公告)号：CN104660928A

公开(公告)日：2015-05-27

申请号：CN201410691502.3

申请日：2014-11-25

Applicant: 瑞萨电子株式会社

Inventor： 铃木淳史 ,  相原康敏

IPC: H04N5/374 ,  H04N5/3745 ,  H04N5/378 ,  H01L27/146

CPC classification number: H04N5/37452 ,  H04N5/3559 ,  H04N5/363 ,  H04N5/3745

Abstract: 本发明涉及成像器件。通过在存储电容元件中存储从浮置扩散溢出的电荷并抑制如果通过MOS电容器形成存储电容元件而发生的像素面积的增大，提供一种能确保CMOS成像传感器的动态范围的成像器件。成像器件包括在行方向和列方向上布置的多个像素电路，以及在行方向上布置并在列方向上延伸的多个存储电容线。各个存储电容线耦合至在相同列中布置的像素电路。像素电路包括存储通过经受光而产生的电荷的第一光电转换元件，第一光电转换元件中存储的电荷被传输到的浮置扩散，以及耦合浮置扩散和存储电容线的第一开关晶体管。