公开(公告)号：CN103515261B

公开(公告)日：2017-11-24

申请号：CN201310263546.1

申请日：2013-06-27

Applicant: 瑞萨电子株式会社

Inventor： 清水晓人 ,  西川健次 ,  诸井定幸 ,  井村智夫

IPC: H01L21/60 ,  H01L23/488

CPC classification number: H01L23/49503 ,  H01L21/56 ,  H01L21/561 ,  H01L21/563 ,  H01L23/3107 ,  H01L23/3114 ,  H01L23/3142 ,  H01L23/4952 ,  H01L23/49541 ,  H01L23/49548 ,  H01L23/49551 ,  H01L23/49568 ,  H01L23/49579 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/97 ,  H01L2224/05554 ,  H01L2224/32245 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/48465 ,  H01L2224/49109 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2224/78301 ,  H01L2224/97 ,  H01L2924/00012 ,  H01L2924/181 ,  H01L2924/18301 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明涉及用于制造半导体器件的方法和半导体器件。根据本发明的方法，具有在管芯焊盘的上表面上安装半导体芯片的接合工艺，管芯焊盘的上表面的面积比半导体芯片的背面的面积更大。在接合工艺之后，该方法还具有密封半导体芯片的密封体形成工艺，使得可以暴露管芯焊盘的与上表面相对的下表面。这里，管芯焊盘的上表面围绕着在其上方安装了半导体芯片的区域布置，并且具有其中形成有沟槽或多个穴的凹部布置区。而且，使上表面的表面粗糙程度比下表面的表面粗糙程度更粗糙。

公开(公告)号：CN103515261A

公开(公告)日：2014-01-15

申请号：CN201310263546.1

申请日：2013-06-27

Applicant: 瑞萨电子株式会社

Inventor： 清水晓人 ,  西川健次 ,  诸井定幸 ,  井村智夫

IPC: H01L21/60 ,  H01L23/488

CPC classification number: H01L23/49503 ,  H01L21/56 ,  H01L21/561 ,  H01L21/563 ,  H01L23/3107 ,  H01L23/3114 ,  H01L23/3142 ,  H01L23/4952 ,  H01L23/49541 ,  H01L23/49548 ,  H01L23/49551 ,  H01L23/49568 ,  H01L23/49579 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/97 ,  H01L2224/05554 ,  H01L2224/32245 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/48465 ,  H01L2224/49109 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2224/78301 ,  H01L2224/97 ,  H01L2924/00012 ,  H01L2924/181 ,  H01L2924/18301 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明涉及用于制造半导体器件的方法和半导体器件。根据本发明的方法，具有在管芯焊盘的上表面上安装半导体芯片的接合工艺，管芯焊盘的上表面的面积比半导体芯片的背面的面积更大。在接合工艺之后，该方法还具有密封半导体芯片的密封体形成工艺，使得可以暴露管芯焊盘的与上表面相对的下表面。这里，管芯焊盘的上表面围绕着在其上方安装了半导体芯片的区域布置，并且具有其中形成有沟槽或多个穴的凹部布置区。而且，使上表面的表面粗糙程度比下表面的表面粗糙程度更粗糙。