-
公开(公告)号:CN118053843A
公开(公告)日:2024-05-17
申请号:CN202311453266.7
申请日:2023-11-03
Applicant: 瑞萨电子株式会社
IPC: H01L23/525 , H01L27/088
Abstract: 介电膜IF被设置在半导体衬底SB上,并且多个电熔丝部FU被设置在介电膜IF上。n型第一阱区WL1被设置在半导体衬底SB中以及半导体衬底SB的表面上。第一阱区WL1通过将位于多个电熔丝部FU中的每个电熔丝部FU下方的阱区WLa彼此整体地连接来形成。